[发明专利]3D结构非易失性存储器件及其制造方法

说明书

相关申请的交叉引用

本申请要求2011年2月16日提交的申请号为10-2011-0013782的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种非易失性存储器件及其制造方法，更具体而言，涉及一种三维(3D)结构的非易失性存储器件及其制造方法。

背景技术

非易失性存储器件是即使断电也能保留数据的存储器件。近来随着在硅衬底上制造成单层的2D结构存储器件的集成度增加将要达到物理极限，正在研发从半导体衬底垂直层叠有存储器单元的3D结构非易失性存储器件。

下面将参照图1描述3D结构非易失性存储器件的结构和特征。

图1是已知的3D结构非易失性存储器件的截面图。

如图1所示，已知的垂直沟道型的非易失性存储器件包括沿着自包括源极区S的衬底10突出的沟道CH层叠的下选择晶体管LST、多个存储器单元MC、和上选择晶体管UST。这里，所述多个存储器单元MC串联耦接在下选择晶体管LST与上选择晶体管UST之间以形成一个存储串STRING，且每个存储串与位线BL耦接。相比于已知的平板型(2D)存储器件，在此结构中，存储器件的集成度会因为自衬底10垂直布置的存储串而增加。

下选择晶体管LST包括沟道CH、围绕沟道CH的栅绝缘层13、以及下选择线12。上选择晶体管UST包括沟道CH、围绕沟道CH的栅绝缘层13和19、以及上选择线18。附图标记“11”和“17”表示层间电介质层。

所述多个存储器单元MC包括沟道CH、围绕沟道CH的隧道绝缘层、电荷陷阱层、电荷阻挡层16、以及字线15。附图标记“14”表示层间电介质层。

在此结构中，在形成字线15之后，顺序地形成电荷阻挡层、电荷陷阱层、以及隧道绝缘层16，并且形成沟道CH。这里，制造工艺不同于制造平板型非易失性存储器件的工艺。因此，已经形成的隧道绝缘层的膜质量可能在形成沟道CH的过程中变差，因而存储器件的特性可能变差。

发明内容

本发明的示例性实施例涉及一种根据与已知的平板型非易失性存储器件相同的工艺序列而制造的3D结构非易失性存储器件及其制造方法。

根据本发明的一个方面，一种非易失性存储器件，包括：沟道结构，所述沟道结构每个都沿着第一方向延伸，其中所述沟道结构每个都包括交替层叠的沟道层和层间电介质层；源极结构，所述源极结构沿着与第一方向交叉的第二方向延伸并且与沟道结构的端部连接，其中，所述源极结构包括交替层叠的源极线和层间电介质层；以及字线，所述字线沿着第二方向延伸并且被形成为围绕所述沟道结构。

根据本发明的另一个方面，一种非易失性存储器件，包括：沟道结构，所述沟道结构每个都形成为包括交替层叠的沟道层和层间电介质层；源极线，所述源极线与所述沟道结构中所包括的各个沟道层耦接；以及位线，所述位线与所述沟道结构中的每个中所包括的所述沟道层耦接。

根据本发明的另一个方面，一种非易失性存储器件，包括：沟道结构，所述沟道结构沿着第一方向延伸，其中，所述沟道结构每个都包括交替层叠的沟道层和层间电介质层；源极结构，所述源极结构沿着与所述第一方向交叉的第二方向延伸，所述源极结构与所述沟道结构的端部连接，并且包括交替层叠的源极线和层间电介质层；字线，所述字线沿着所述第二方向延伸并且被形成为围绕所述沟道结构；漏极选择线，所述漏极选择线形成在所述字线的一侧上，所述漏极选择线被形成为围绕所述沟道结构并且沿着所述第二方向延伸；源极选择线，所述源极选择线形成在所述字线的另一侧上，所述源极选择线分别形成在所述沟道结构中；以及位线，所述位线沿着所述第一方向延伸并且与所述沟道结构的所述沟道层和源极选择线耦接。

根据本发明的另一个方面，一种制造非易失性存储器件的方法，包括以下步骤：交替地形成半导体层和层间电介质层；通过刻蚀所述半导体层和所述层间电介质层来形成沿着第一方向延伸的沟道结构、以及与所述沟道结构的端部连接且沿着与所述第一方向交叉的第二方向延伸的源极结构；在包括所述沟道结构和所述源极结构的整个结构之上形成隧道绝缘层、电荷陷阱层、和电荷阻挡层；在包括所述隧道绝缘层、所述电荷陷阱层和所述电荷阻挡层的整个结构上形成第一导电层；以及通过刻蚀所述第一导电层、所述隧道绝缘层、所述电荷陷阱层和所述电荷阻挡层来形成围绕所述沟道结构且沿着所述第二方向延伸的字线。

附图说明

图1是已知的3D结构非易失性存储器件的截面图；

图2A是根据本发明的第一实施例的3D结构非易失性存储器件的布局图；