[发明专利]适用于H.264和HEVC视频标准的CABAC硬件解码器架构

权利要求书

1.适用于H.264和HEVC视频标准的CABAC硬件解码器架构，主要包含如下几个模块：（1）相邻块信息存取模块；（2）上下文模型储存模块，（3）算术解码器，（4）二值化匹配器；其特征在于： 

（1）片上存储单元的复用：需要在解码的时候实时更新的相邻块信息和上下文模型信息存储在片上，在硬件设计中采用片上SRAM作为存储单元；HEVC和H.264的CABAC硬件解码器完全复用此SRAM；

（2）组合逻辑运算单元的复用：HEVC和H.264使用的算术解码器完全复用，而二值化匹配器对于绝大部分码字都是相同的，只有很少几个码字需要独立的二值化匹配器，因此组合逻辑运算单元在很高程度上复用；对于HEVC和H.264两个标准中的不同之处，也给出相应的无法复用、需要独立设计的硬件模块。

2.根据权利要求1所述的适用于H.264和HEVC视频标准的CABAC硬件解码器架构，其特征在于：所述对于片上存储单元的复用，采用以下两种方式：

（1）HEVC和H.264解码过程中需要用到的相邻块信息存储在共用的存储单元；在计算和更新上下文变量时需要用到相邻块信息，存储在片外存储器上，在使用时需要先读取并保持在片上SRAM；符合HEVC和H.264标准的CABAC硬件解码器复用这部分的SRAM存储单元；

（2）HEVC和H.264标准中规定的上下文变量保存在另一个共用的存储单元中；H.264标准和HEVC标准中使用的每一个上下文变量都是7比特位宽，H.264标准中使用了1024个上下文变量，而HEVC的上下文变量个数少于1024，因此使用一个位宽为7bit、深度为1024的片上SRAM；符合HEVC和H.264标准的CABAC硬件解码器也复用此SRAM。

3.根据权利要求1所述的适用于H.264和HEVC视频标准的CABAC硬件解码器架构，其特征在于：所述组合逻辑运算单元的复用，采用以下两种方式：

（1）算术编码解码器的复用： HEVC和H.264标准可以共用同一个算术编码解码器；

（2）二值化匹配器中的通用模块：二值化匹配器内部分为三个部分：H.264和HEVC可共用的硬件模块、H.264专用模块、HEVC专用模块；其中的通用模块可以同时适用于H.264和HEVC这两种标准；H.264和HEVC可共用的硬件模块包含如下几个子模块：一元二值化字符串匹配模块、舍位一元二值化字符串匹配模块、串联一元/k阶二值化字符串匹配模块和固定长度二值化字符串匹配模块；

对于这两种算法中存在的不同之处，针对每一个不同之处分别设计相应的硬件模块；HEVC和H.264中无法共用的硬件模块有如下4个：

（1）H.264标准中规定的两个语法元素mb_type和sub_mb_type，通过查询特定的表格来进行二值化字符串匹配；

（2）HEVC标准新增加一种Truncated Rice二值化类型，对此新增一种二值化硬件匹配模块；

（3）HEVC中规定的三个语法元素coeff_abs_level_minus3、pred_type、rem_intra_luma_pred_mode，用特定的硬件单元来进行二值化字符串匹配；

（4）H.264和HEVC标准规定的码流语法元素结构完全不同，用各自的标准设计相应的控制状态机。