[发明专利]具有水平准同轴电缆结构的隧穿晶体管及其形成方法

权利要求书

1.一种具有水平准同轴电缆结构的隧穿晶体管，其特征在于，包括：

半导体衬底；

形成在所述半导体衬底上的源区或漏区，其中，所述源区或漏区具有第一掺杂类型，所述半导体衬底上未形成所述源区或漏区的区域形成有绝缘层；

半导体体区，所述半导体体区的第一部分包覆所述源区或漏区的第一部分表面形成沟道区，所述半导体体区的第二部分位于所述绝缘层上且具有第二掺杂类型，所述半导体体区的第二部分为漏区或源区；

形成在所述沟道区上的栅结构，所述栅结构包覆所述沟道区。

2.如权利要求1所述的具有水平准同轴电缆结构的隧穿晶体管，其特征在于，所述源区或漏区为形成在所述半导体衬底上的半导体纳米线或纳米带。

3.如权利要求1所述的具有水平准同轴电缆结构的隧穿晶体管，其特征在于，所述源区或漏区的材料包括：Ge、SiGe、应变Si或者III-V族材料。

4.如权利要求1所述的具有水平准同轴电缆结构的隧穿晶体管，其特征在于，所述半导体体区为在所述源区或漏区的第一部分表面以及所述绝缘层上外延形成。

5.如权利要求4所述的具有水平准同轴电缆结构的隧穿晶体管，其特征在于，所述沟道区的厚度小于10nm。

6.如权利要求1所述的具有水平准同轴电缆结构的隧穿晶体管，其特征在于：

所述源区或漏区为P型重掺杂，所述沟道区为P型弱掺杂、N型弱掺杂或者本征，所述漏区或源区为N型重掺杂；或者

所述源区或漏区为N型重掺杂，所述沟道区为N型弱掺杂、P型弱掺杂或者本征，所述漏区或源区为P型重掺杂。

7.一种具有水平准同轴电缆结构的隧穿晶体管的形成方法，其特征在于，包括以下步骤：

提供半导体衬底；

在所述半导体衬底上形成源区或漏区，对所述源区或漏区进行第一类型掺杂；

在所述半导体衬底上未形成所述源区或漏区的区域形成绝缘层；

在所述源区或漏区的第一部分以及所述绝缘层上形成半导体体区，所述半导体体区的第一部分包覆所述源区或漏区的第一部分形成沟道区，对形成在所述绝缘层上的所述半导体体区的第二部分进行第二类型掺杂以形成漏区或源区；

在所述沟道区上形成包覆所述沟道区的栅结构。

8.如权利要求7所述的具有水平准同轴电缆结构的隧穿晶体管的形成方法，其特征在于，形成所述源区或漏区包括：在所述半导体衬底上生长半导体纳米线或纳米带，以形成所述源区或漏区。

9.如权利要求7所述的具有水平准同轴电缆结构的隧穿晶体管的形成方法，其特征在于，所述源区或漏区的材料包括：Ge、SiGe、应变Si或者III-V族材料。

10.如权利要求7所述的具有水平准同轴电缆结构的隧穿晶体管的形成方法，其特征在于，形成所述沟道区以及漏区或源区包括：

在所述源区或漏区和绝缘层上外延生长半导体体区层；

根据预设图案刻蚀所述半导体体区层以形成半导体体区，使得所述半导体体区的第一部分包覆所述源区或漏区的第一部分形成沟道区，所述半导体体区的第二部分形成在所述绝缘层上；

对所述半导体体区的第二部分进行第二类型掺杂以形成漏区或源区。

11.如权利要求10所述的具有水平准同轴电缆结构的隧穿晶体管的形成方法，其特征在于，所述沟道区的厚度小于10nm。

12.如权利要求7所述的具有水平准同轴电缆结构的隧穿晶体管的形成方法，其特征在于，形成所述栅结构包括：

氧化所述半导体体区以形成氧化层；

根据预设图案刻蚀所述氧化层，以在所述沟道区上形成栅介质层。

13.如权利要求7所述的具有水平准同轴电缆结构的隧穿晶体管的形成方法，其特征在于，形成所述栅结构包括：

在所述半导体体区上形成高介电常数介质层；

根据预设图案刻蚀所述高介电常数介质层，以在所述沟道区上形成栅介质层。

14.如权利要求12或13所述的具有水平准同轴电缆结构的隧穿晶体管的形成方法，其特征在于，形成所述栅介质层之后还包括：在所述栅介质层上形成栅电极，在所述源区或漏区上形成第一电极，以及在所述漏区或源区上形成第二电极。

15.如权利要求7所述的具有准同轴电缆结构的隧穿晶体管的形成方法，其特征在于，形成所述源区、漏区和沟道区包括：

对所述源区或漏区进行N型重掺杂，对所述沟道区进行P型弱掺杂、N型弱掺杂或者本征，对所述漏区或源区进行P型重掺杂及；或者

对所述源区或漏区进行P型重掺杂，对所述沟道区进行P型弱掺杂、N型弱掺杂或者本征，对所述漏区或源区进行N型重掺杂。