[发明专利]半导体器件和存储器保护方法

说明书

相关申请的交叉引用

本申请基于并请求2011年2月18日提交的在先的日本专利申请No.2011-033719的优先权，在此引入其整个内容作为参考。

技术领域

本申请描述的实施例一般地涉及半导体器件和存储器保护方法。

背景技术

通常，被称为单级存储结构的技术已公知。此为存储器管理技术，该技术作为一个地址空间管理存储器件，没有区分主存储器件和辅助存储器件。

在这样的单级存储技术中，当执行多个处理时，保护从一个处理到另一个处理所请求的信息的技术很重要。

发明内容

本发明提供一种能够有效保护信息的半导体器件和存储器保护方法。

一般地，根据一个实施例，一种半导体器件包括：处理器；和存储器件。存储器件具有非易失性半导体存储器件并且被配置为作为处理器的主存储器。当处理器执行多个程序时，所述处理器作为用于各程序的工作集(workset)来管理执行所述程序所要求的信息片段，并且为各工作集创建表，所述表保持各工作集要求的信息片段和在所述存储器件中的所述信息片段的地址之间的关系。所述处理器参照用于所述各工作集的对应的表存取所述存储器件。

本发明的实施例可以实现能够有效保护信息的半导体器件和存储器保护方法。

附图说明

图1是根据第一实施例的半导体器件的框图；

图2、3和4是根据第一实施例的半导体器件的地址空间的概念图；

图5示出了根据第一实施例的半导体器件的操作流程图；

图6是根据第一实施例的半导体器件的地址空间的概念图；

图7是根据第一实施例的页表的概念图；

图8是根据第一实施例的半导体器件的地址空间的概念图；

图9是根据第一实施例的页表的概念图；

图10和11是根据第一实施例的半导体器件的地址空间的概念图；

图12和13是根据第一实施例的页表的概念图；

图14是根据第一实施例的半导体器件的地址空间的概念图；

图15是根据第二实施例的半导体器件的地址空间的概念图；

图16示出了根据第二实施例的半导体器件的操作流程图；

图17是根据第二实施例的页表的概念图；

图18示出了根据第二实施例的半导体器件的操作流程图；

图19是根据第三实施例的半导体器件的地址空间的概念图；

图20示出了根据第三实施例的数据管理方法的概念图；

图21示出了根据第三实施例的半导体器件的操作流程图；

图22是根据第四实施例的半导体器件的框图；

图23是根据第一到第四实施例的半导体器件的框图；

图24和25是根据第一到第四实施例的修改的半导体器件的框图。

具体实施方式

【第一实施例】

下面将根据第一实施例描述半导体器件和存储器保护方法。

1.半导体器件的设置

图1是根据此实施例的半导体器件的框图。如图1所示，半导体器件1包括处理器(MCU：微型控制单元)10、存储器件20、和MMU(存储管理单元)30和31。

MCU 10使用保持在存储器件20中的数据执行各种类型的处理。

存储器件20包括易失性半导体存储器(例如，在此实例中的DRAM)21和非易失性半导体存储器(例如，在此实例中的NAND闪存)22。DRAM21用作NAND闪存22的高速缓存存储器。存储器件20保持例如OS(操作系统)和应用的各种程序和数据。通过单级存储技术管理DRAM 21和NAND闪存22。从而，当从MCU 10的观点看时，存储器件20没有区分DRAM 21和NAND闪存22。