[发明专利]一种异构可编程逻辑结构的集成电路

说明书

技术领域

本发明涉及FPGA领域，尤其涉及一种异构可编程逻辑结构。

背景技术

FPGA(Field-Programmable Gate Array)，即现场可编程门阵列，具有允许多次编程和快速成品的特点，因此应用越来越广泛。

目前市场上的主流FPGA的逻辑均采用同构结构，LUT4(实现组合逻辑)与寄存器(实现时序逻辑)的比值均为1∶1，这样做的优势在于软件处理起来方便，在布局和布线时不需要特别算法处理。

图1所示为Xilinx Spartan3的基本逻辑单元(CLB)的结构，可以看到其LUT4和寄存器的比例是1∶1。图中F-LUT和G-LUT为LUT4，FFX和FFY为寄存器。

图2所示为Altera CycloneII的基本逻辑单元(CLB)的结构，可以看到其LUT4和寄存器的比例是1∶1。

但通过对大量的FPGA的Benchmark(测试用例)的分析发现，对于FPGA的大部分应用来说，其组合逻辑映射到LUT4后的数量和时序逻辑映射为寄存器后的数量的比值不是1∶1，组合逻辑占有更高的比例。换言之，在现有技术下，组合逻辑和寄存器的比例不能反映实际应用的需求，导致芯片的利用率有限。

发明内容

本发明实施例提供能够克服上述问题的解决方案。

本发明实施例提供一种集成电路。该集成电路的基本单元包括第一数量的查找表和第二数量的寄存器，第一数量大于第二数量；其中查找表的输出通过至少一个第一多路复用器耦合到寄存器的数据输入端。

优选地，所述集成电路包括第二多路复用器，用于将寄存器的输出耦合到查找表的输入端。

优选地，第一多路复用器的输入信号直接耦合自基本单元的输入信号。

优选地，第一数量的查找表包括带进位链的查找表。

在本发明实施例中查找表的资源比寄存器的资源丰富一些，可以节约芯片面积，同时提高芯片的利用率。

附图说明

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。附图中，

图1所示为Xilinx Spartan的基本逻辑单元的结构；

图2所示为Altera CycloneII的基本逻辑单元的结构；

图3所示为基本逻辑单元的基本组成结构图；

图4为LE基本单元LP的基本结构。

具体实施方式

通过对大量FPGA的Bechmark(测试用例)的分析发现，对于FPGA的大部分应用来说，其组合逻辑映射到LUT4后的数量和时序逻辑映射为寄存器后的数量的比值不是1∶1，组合逻辑占有更高的比例。

表1所示为MCNC(Microelectronics Center of North Carolina，北卡罗琳娜微电子中心)的测试用例(benchmark)以及VPR(Versatile place and route，通用布局和路由)的一些测试用例中LUT4和寄存器的数目的列表。可以看到对于大部分的应用，组合逻辑的比例相较时序逻辑要高。该表列出的应用的例子LUT4的数目平均为寄存器数目的15倍。

表1

注意：MCNC和VPR的benchmark均为综合后的blif网表，为了统计出LUT4的数目，对所有的blif经过VPR5.0的映射工具，将组合逻辑映射到基本的LUT4单元，然后可以得到上述表格中得到的LUT4和寄存器的数值

基于上述发现，本发明设计了一种异构的FPGA逻辑结构，LUT4和寄存器的比值不是1∶1，LUT4的数目比寄存器的数目多，可以有效节约芯片的面积，并提高单位面积LUT4的比例(lut density)。

图3所示为基本逻辑单元LE(logic element，逻辑单元)的基本组成结构图。LE由例如4个LP(Logic parcel)组成，LP0、LP1、LP2、LP3。