[发明专利]一种窄脉冲产生电路

说明书

技术领域

本发明涉及一种脉冲产生电路，尤其是一种窄脉冲产生电路，具体地说是触发产生ps（皮秒）级的超宽带窄脉冲电路。

背景技术

目前，常用的窄脉冲产生电路包括Marx（马克思电路）电路与梳状谱电路。Marx电路主要由雪崩三极管、积分电容等元器件组成。该脉冲采用了并行同时出发方式，通过调节各管触发脉冲的幅度，消除了单管电路触发存在的雪崩延迟时间，使各个晶体管同时产生雪崩倍增效应，加快了电容箱负载放电的过程，获得了非常陡直快前沿脉冲。此脉冲发生器的输出波形的幅度可以达到很高，但是每次触发必须间隔较长的时间，通常1s中只能触发几千次；而且信号输出幅度的稳定度不高。

梳状谱电路主要由阶跃恢复二极管、激励电感等元器件组成，具有陡变电容特性的阶跃恢复二极管在激励电压作用下工作于导通和阶跃两种状态，并在阶跃瞬间形成一种持续时间很短、幅度很大的尖峰脉冲。这个脉冲能谱呈梳状均匀分布，在几十次乃至上百次谐波频率上仍有一定的能量输出。此电路能够产生重复频率较高的窄脉冲，但输出幅度很低通常只有几毫伏，很难得到应用。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种窄脉冲产生电路，其结构简单紧凑，触发率高，输出功率大，幅度稳定，性能可靠，适应范围广。

按照本发明提供的技术方案，所述窄脉冲产生电路，包括用于接收触发信号并输出方波信号的高速放大器，所述高速放大器的输出端与高速数字驱动电路相连，并通过微带延迟线接地；由高速数字驱动电路输出所需的脉冲。

所述高速放大器为工作频率在GHz或GBps级的信号放大器。所述高速放大器的输入端与用于产生触发信号的时序逻辑电路相连。所述时序逻辑电路包括单片机或FPGA。

本发明的优点：产生极窄脉冲信号的频率覆盖范围较高，可达4GHz；可被连续触发，从而工作产生密集的极窄脉冲；使用灵活，能够按照时序逻辑产生所需要的波形，得到ps级的窄脉冲，；构成简单，可靠性高；输出功率适中，方便使用，可广泛使用于雷达、通讯及电子对抗等领域。

附图说明

图1为现有采用Marx电路的脉冲产生电路。

图2为现有梳状谱的脉冲产生电路。

图3为本发明的结构框图。

图4为触发信号的波形图。

图5为高速放大器输出的波形图。

图6为经微带延迟线放电后的波形图。

图7为本发明输出所需的窄脉冲波形图。

图8为本发明的使用状态图。

具体实施方式

下面结合具体附图和实施例对本发明作进一步说明。

如图3、图4、图5、图6和图7所示：为了能够快速产生所需的窄脉冲信号并提高输出信号的稳定性，所述窄脉冲产生电路包括用于接收触发信号并输出方波信号的高速放大器，所述高速放大器的输出端与高速数字驱动电路相连，并通过微带延迟线接地；由高速数字驱动电路输出所需的脉冲。为了能够得到所需的ps级窄脉冲，高速放大器的工作频率应在GHz或GBps级的信号放大器。触发信号一般为图4所示的正余弦信号，触发信号经过高速放大器开环放大后变为上升沿及其陡峭的方波信号，如图5所示。高速放大器输出的方波信号经过微带延迟线对地放电后，产生一个幅度较小宽度极窄的脉冲，如图6所示；所述脉冲经过高速数字驱动电路驱动整形后，即可得到所需的脉冲，如图7所示。

微带延迟线的延迟长度根据需要输出的脉冲宽度进行匹配设计，输出幅度的大小确定选取高速数字驱动电路的种类；如选择ECL（Emitter Coupled Logic，射极耦合逻辑）电平的高速数字驱动电路可获得超过800mV的输出幅度；如选择CML（电流模式逻辑）电平的高速数字驱动电路智能获得400mV的输出幅度。具体地，高速数字驱动电路为常规的驱动电路，可以选择安森美的NB7L11MN型ECL驱动器。

如图8所示：为了能够在工作时快速连续触发，可以将高速放大器的输入端与时序逻辑电路相连，时序逻辑电路产生所需的触发信号。具体地，时序逻辑电路包括单片机或FPGA（Field－Programmable Gate Array），通过单片机或FPGA产生所需的触发信号。工作时，当高速放大器接收触发信号后，高速放大器输出方波信号，方波信号经微带延迟线对地放电并经高速数字驱动电路驱动后输出所需的窄脉冲信号。

本发明产生极窄脉冲信号的频率覆盖范围较高，可达4GHz；可被连续触发，从而工作产生密集的极窄脉冲；使用灵活，能够按照时序逻辑产生所需要的波形，得到ps级的窄脉冲，；构成简单，可靠性高；输出功率适中，方便使用，可广泛使用于雷达、通讯及电子对抗等领域。