[发明专利]压控振荡电路

说明书

【技术领域】

本发明涉及一种集成电路设计领域，尤其涉及一种压控振荡电路。

【背景技术】

压控振荡电路(VCO)是锁相环中最重要的部分之一。图1示出了现有的一种典型的锁相环(PLL)，所述锁相环包括鉴相鉴频器(PFD)110、电荷泵(CP)120、环路滤波器(LF)130、压控振荡器(VCO)140和分频器(Divider)150。所述锁相环可以使得输出信号Fout的相位与输入信号Fin的相位同步。所述锁相环则广泛应用于各种电路中，作为电路的时钟产生器使用。

传统的压控振荡器VCO主要包括电流控制环形振荡器和电感电容型压控振荡器。所述电流控制环形振荡器的主要缺点是：线性度较差，电压与电流不是正好成正比关系，因而在锁相环的整个工作范围内，会造成不同频段的传输函数不一致，对锁相环锁定造成困难。所述电感电容型比较器的线性度较好，但是电感面积较大，不利于低成本应用，而且LC振荡的瞬时电流较大，从而导致功耗较大，会对电路设计造成一定压力。

因为，有必要提出一种新型的压控振荡电路。

【发明内容】

本发明的目的在于提供一种压控振荡电路，其可以在有限的面积和功耗下实现较高的线性度，在一定程度上解决了面积与线性度的矛盾以及功耗与线性度的矛盾。

根据本发明的目的，本发明提供一种压控振荡电路，其包括N个充放电控制电路和N个负载电容。每个充放电控制电路包括有两个输入端和一个输出端，每个充放电控制电路的一个输入端连接控制电压，另一个输入端连接前一个充放电控制电路的输出端，每个充放电控制电路的输出端连接一个负载电容的一端。每个充放电控制电路包括比较器、电流源和控制开关，所述比较器的两个输入端分别为对应充放电控制电路的两个输入端，所述比较器的输出端连接所述控制开关的控制端，所述电流源和所述控制开关串联在电源和地之间，所述电流源和所述控制开关之间的节点为对应充放电控制电路的输出端，其中N为大于等于3的奇数。

在一个进一步的实施例中，每个负载电容的另一端连接地，每个充放电控制电路中的电流源的一端接电源，另一端通过所述控制开关接地，每个充放电控制电路中的比较器的两个输入端分为一个正相输入端和一个反相输入端，其中正相输入端端连接所述控制电压。

在一个更进一步的实施例中，所述比较器的正相输入端的电压大于其反相输入端的电压时，驱动对应的控制开关断开，所述比较器的正相输入端的电压小于其反相输入端的电压时，驱动对应的控制开关导通。

在一个再进一步的实施例中，所述控制开关包括一个逻辑反相器和一个NMOS晶体管，该逻辑反相器的输入端为所述控制开关的控制端，该逻辑反相器的输出端接所述NMOS晶体管的栅极，所述NMOS晶体管的漏极和源极为所述控制开关的两个连接端。

在一个进一步的实施例中，每个负载电容的另一端连接电源，每个充放电控制电路中的电流源的一端接地，另一端通过所述控制开关接电源，每个充放电控制电路中的比较器的两个输入端分为一个正相输入端和一个反相输入端，其中正相输入端端连接所述控制电压。

在一个更进一步的实施例中，所述比较器的正相输入端的电压大于其反相输入端的电压时，驱动对应的控制开关导通，所述比较器的正相输入端的电压小于其反相输入端的电压时，驱动对应的控制开关断开。

在一个再进一步的实施例中，所述控制开关包括一个逻辑反相器和一个PMOS晶体管，该逻辑反相器的输入端为所述控制开关的控制端，该逻辑反相器的输出端接所述PMOS晶体管的栅极，所述PMOS晶体管的漏极和源极为所述控制开关的两个连接端。

与现有技术相比，本发明中影响振荡周期的参数都是精确可控的，因此可以实现较高的线性度，并且不采用LC振荡的方式，因此可以在有限的面积和功耗下实现较高的线性度，在一定程度上解决了面积与线性度的矛盾以及功耗与线性度的矛盾。

【附图说明】

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：

图1为现有技术中的现有技术中的锁相环的结构框图；

图2为本发明中的压控振荡电路在一个实施例中的结构框图；

图3为图2中的充放电控制电路在一个实施例中的结构框图；

图4为图3中的控制开关在一个实施例中的电路结构图；