[发明专利]基于混合晶向SOI及沟道应力的器件系统结构及制备方法

说明书

技术领域

本发明涉及本导体领域，特别是涉及一种基于混合晶向SOI及沟道应力的器件系统结构及制备方法。

背景技术

高压器件与高压集成工艺在汽车电子、LED驱动电路、PDP驱动等领域有着广泛的应用和大量的需求。BCD工艺是最主要的高压集成工艺，其中横向扩散金属氧化物半导体(LDMOS)是常用的集成高压器件，这类技术通常采用体硅和SOI衬底材料，在100V以上工艺中为了解决隔离问题，则常采用SOI衬底材料。虽然人们更多关心N-LDMOS，然而，与MOS器件一样，P-LDMOS也是高压MOS器件中重要的组成部分，其在PDP驱动等领域中有着重要的应用。目前，与N-LDMOS相比，在相同击穿电压(BV)情况下，P-LDMOS的Rdson总要高出一倍甚至更多，最主要的原因是由于受空穴迁移率的限制，其Ion小于N-LDMOS，为此希望提供一种新的衬底材料、并通过引入沟道应力，来提高载流子迁移率，改善器件Rdson，提高器件性能，以便有利于进一步提高集成度、降低功耗。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于混合晶向SOI及沟道应力的器件系统结构制备方法，以制备出N型高压器件和/或低压器件、以及P型高压器件结构。

本发明的目的在于提供一种基于混合晶向SOI及沟道应力的器件系统结构，以提高各器件的载流子迁移率及改善高压器件的Rdson。

为实现上述目的及其他相关目的，本发明提供一种基于混合晶向SOI及沟道应力的器件系统结构制备方法，其至少包括：

1)制备(100)/(110)全局混晶SOI结构；

2)在所述全局混晶SOI结构上依次外延弛豫的锗硅层和应变硅层；

3)在具有弛豫的锗硅层和应变硅层的结构上形成(110)外延图形窗口；

4)在所述(110)外延图形窗口处依次选择性外延生长(110)硅层及非弛豫的锗硅层，并使外延锗硅层后的图形化混晶SOI结构表面平坦化；

5)在外延锗硅层后的图形化混晶SOI结构上形成隔离器件的隔离结构；以及

6)在具有隔离结构的全局混晶SOI结构的(110)衬底部分制备P型高压器件结构、在(100)衬底部分制备N型高压器件结构和/或低压器件结构，并去除N型高压器件结构的漂移区和漏区的锗硅和应变硅及P型高压器件结构的漂移区和漏区的锗硅。

本发明还提供另一种基于混合晶向SOI及沟道应力的器件系统结构制备方法，其至少包括：

1)制备(110)/(100)全局混晶SOI结构；

2)在所述全局混晶SOI结构上外延非弛豫的锗硅层；

3)在具有非弛豫的锗硅层上形成(100)外延图形窗口；

4)在所述(100)外延图形窗口处依次选择性外延生长弛豫的锗硅层和应变硅层，并使外延应变硅层后的图形化混晶SOI结构表面平坦化；

5)在外延应变硅层的图形化混晶SOI结构上形成隔离器件的隔离结构；

6)在具有隔离结构的图形化混晶SOI结构的(110)衬底部分制备P型高压器件结构、在(100)衬底部分制备N型高压器件结构和/或低压器件结构，并去除N型高压器件结构的漂移区和漏区的锗硅和应变硅及P型高压器件结构的漂移区和漏区的锗硅。

本发明提供一种基于混合晶向SOI及沟道应力的器件系统结构，其至少包括：

形成于(100)/(110)混晶SOI结构的(110)衬底部分、且具有锗硅沟道的P型高压器件结构；

形成于(100)/(110)＞混晶SOI结构的(100)衬底部分、且具有应变硅沟道的N型高压器件结构和/或低压器件结构；以及

隔离各器件的隔离结构。

本发明还提供一种基于混合晶向SOI及沟道应力的器件系统结构，其至少包括：

形成于(110)/(100)混晶SOI结构的(110)衬底部分、且具有锗硅沟道的P型高压器件结构；

形成于(110)/(100)混晶SOI结构的(100)衬底部分、且具有应变硅沟道的N型高压器件结构和/或低压器件结构；以及

隔离各器件的隔离结构。

如上所述，本发明具有以下有益效果：能有效提高载流子迁移率，改善高压器件的Rdson，提高器件的性能，有利于进一步提高集成度、降低功耗。

附图说明

图1-图6显示为本发明的一种基于混合晶向SOI及沟道应力的器件系统结构制备方法的流程图。