[发明专利]一种增加浅沟槽隔离压应力提高NMOS电子迁移率的方法

说明书

技术领域

本发明一般涉及集成电路制造技术领域，更确切地说，本发明涉及一种增加浅沟槽隔离压应力提高NMOS电子迁移率的方法。

背景技术

随着集成电路特征线宽缩小到90nm以下，通过栅极厚度、栅极介电常数及结深提高器件性能已经不能满足工艺的要求，即使栅极厚度控制在5个原子层，而结深也只有10nm。顺应开关速度的要求，高应力氮化硅技术已经得到广泛的研究，伴随氮化硅在栅极机构上施加的高应力，MOS器件的载流子迁移率可以得到很大的提高。具体而言，PMOS结构上的压应力能够提高空穴的迁移率，而NMOS结构上的张应力能够提高电子的迁移率。

STI（shallow trench isolate）工艺，即浅沟槽隔离技术，利用该技术能够对集成电路中有源区器件进行隔离，从而达到消除寄生晶管，降低电容和抑制latch-up等效果。

在STI工艺中，典型的CMOS器件STI制作工艺是沟槽刻蚀完成之后首先生长二氧化硅垫氧化层，然后用二氧化硅填充沟槽，再用氧气气氛退火致密化。在退火致密化过程中，氧气会扩散进入垫氧化层，与硅反应增加STI对器件沟道的压应力，对器件的载流子迁移率造成影响。

发明内容

针对上述存在的问题，本发明的目的在于提供一种增加浅沟槽隔离压应力提高NMOS电子迁移率的方法，通过改进STI制作工艺，在STI中引入内部压应力，并使得该压应力传导到器件沟道中转换为沟道的拉应力，从而提高NMOS器件中电子迁移率，提高NMOS器件性能，具体是通过下述技术方案实现的：

一种增加浅沟槽隔离压应力提高NMOS电子迁移率的方法，包括：在衬底上依次形成氧化物层和第一氮化物层；在所述第一氮化物层上旋涂光刻胶，对所述第一氮化物层、所述氧化层以及所述衬底进行光刻，形成浅沟槽，并去除光刻胶；其中，还包括以下步骤：

步骤1：在所述浅沟槽的表面生长一层第二氮化物层；

步骤2：对所述浅沟槽进行快速热退火工艺；

步骤3：刻蚀所述第二氮化硅层，去除光刻胶；

步骤4：在所述浅沟槽表面生长一层垫氧化层；

步骤5：在所述垫氧化层表面生长一层第三氮化物层；

步骤6：在所述浅沟槽中填充绝缘介质，同时，所述绝缘介质覆盖在所述衬底表面；

步骤7：对所述浅沟槽进行高温退火工艺；

上述的一种增加浅沟槽隔离压应力提高NMOS电子迁移率的方法，其中，所述第一氮化物、第二氮化物和所述第二氮化物是氮化硅。

上述的一种增加浅沟槽隔离压应力提高NMOS电子迁移率的方法，其中，所述绝缘介质是二氧化硅。

上述的一种增加浅沟槽隔离压应力提高NMOS电子迁移率的方法，其中，在高温退火工艺是在纯氮气气氛腔室中进行。

上述的一种增加浅沟槽隔离压应力提高NMOS电子迁移率的方法，其中，所述垫氧化层为氧化硅。

上述的一种增加浅沟槽隔离压应力提高NMOS电子迁移率的方法，其中，采用高密度等离子体化学气相沉积法在所述浅沟槽和所述衬底表面淀积绝缘物质。

上述的一种增加浅沟槽隔离压应力提高NMOS电子迁移率的方法，其中，可以采用高纵宽比工艺在所述沟槽中和所衬底表面淀积所述绝缘物质。

上述的一种增加浅沟槽隔离压应力提高NMOS电子迁移率的方法，其中，采用高密度等离子体化学气相沉积法在所述浅沟槽表面生长一层所述垫氧化层。

本领域的技术人员阅读以下较佳实施例的详细说明，并参照附图之后，本发明的这些和其他方面的优势无疑将显而易见。

本发明增加步骤——在沟槽表面淀积一层内部为压应力的氮化硅并进行快速热处理退火，增强了半导体器件沟道的拉应力；另外，本发明中还包括在生长垫氧化层后再在垫氧化层表面生长一层氮化硅，然后通过在氮化硅表面生长垫氧化层和填充绝缘介质并进行高温退火工艺，进一步增强了半导体器件沟道的拉应力，从而增强了NMOS器件的电子迁移率。

最后，在进行高温退火工艺中，采用纯氮气气氛退火，可以阻止STI退火过程中气体向内扩散发生反应导致STI内部的张应力。

附图说明

图1A-图1E是本发明的一种增加浅沟槽隔离压应力提高NMOS电子迁移率的方法的流程结构示意图。

具体实施方式

参考所附附图，以更加充分的描述本发明的实施例，然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。

本发明一种增加浅沟槽隔离压应力提高NMOS电子迁移率的方法的最佳实施例主要过程为：