[发明专利]像素单元驱动电路、像素单元驱动方法及像素单元

权利要求书

1.一种像素单元驱动电路，用于驱动OLED，其特征在于，所述像素单元驱动电路包括驱动薄膜晶体管、匹配薄膜晶体管、第一开关元件、存储电容和驱动控制单元；

所述驱动薄膜晶体管，栅极与所述存储电容的第一端连接，源极与所述OLED连接并通过所述第一开关元件与所述存储电容的第二端连接，漏极与驱动电源连接；

所述匹配薄膜晶体管，栅极和漏极与所述驱动薄膜晶体管的栅极连接，源极通过所述驱动控制单元与所述驱动薄膜晶体管的源极连接；

所述存储电容的第二端还通过所述驱动控制单元与数据线连接。

2.如权利要求1所述的像素单元驱动电路，其特征在于，所述驱动控制单元包括第二开关元件和第三开关元件；

所述匹配薄膜晶体管的源极通过所述第二开关元件与所述驱动薄膜晶体管的源极连接；

所述存储电容的第二端通过所述第三开关元件与所述数据线连接。

3.如权利要求1或2所述的像素单元驱动电路，其特征在于，

所述驱动薄膜晶体管的源极与所述OLED的阴极连接；

所述驱动薄膜晶体管的漏极与驱动电源的低电平输出端连接；

所述驱动薄膜晶体管和所述匹配薄膜晶体管为p型薄膜晶体管。

4.如权利要求3所述的像素单元驱动电路，其特征在于，所述第一开关元件为第一薄膜晶体管，所述第二开关元件为第二薄膜晶体管，所述第三开关元件是第三薄膜晶体管；

所述第一薄膜晶体管，栅极与第一控制线连接，漏极与所述存储电容的第二端连接，源极与所述驱动薄膜晶体管的源极连接；

所述第二薄膜晶体管，栅极与第二控制线连接，漏极与所述匹配薄膜晶体管的源极连接，源极与所述驱动薄膜晶体管的源极连接；

所述第三薄膜晶体管，栅极与所述第二控制线连接，漏极与所述数据线连接，源极与所述存储电容的第二端连接；

所述第一薄膜晶体管、所述第二薄膜晶体管和所述第三薄膜晶体管都是p型薄膜晶体管。

5.如权利要求1或2所述的像素单元驱动电路，其特征在于，

所述驱动薄膜晶体管的源极与所述OLED的阳极连接；

所述驱动薄膜晶体管的漏极与驱动电源的高电平输出端连接；

所述驱动薄膜晶体管和所述匹配薄膜晶体管为n型薄膜晶体管。

6.如权利要求5所述的像素单元驱动电路，其特征在于，

所述第一开关元件为第一薄膜晶体管，所述第二开关元件为第二薄膜晶体管，所述第三开关元件为第三薄膜晶体管；

所述第一薄膜晶体管，栅极与第一控制线连接，漏极与所述存储电容的第二端连接，源极与所述驱动薄膜晶体管的源极连接；

所述第二薄膜晶体管，栅极与第二控制线连接，源极与所述匹配薄膜晶体管的漏极连接，漏极与所述驱动薄膜晶体管的源极连接；

所述第三薄膜晶体管，栅极与第二控制线连接，源极与数据线连接，漏极与存储电容的第二端连接；

所述第一薄膜晶体管、所述第二薄膜晶体管和所述第三薄膜晶体管为n型薄膜晶体管。

7.一种像素单元驱动方法，其应用于如权利要求1所述的像素单元驱动电路，其特征在于，所述像素单元驱动方法包括以下步骤：

像素充电步骤：驱动控制单元控制存储电容被充电，直至驱动薄膜晶体管的栅极电位上升到与匹配薄膜晶体管的源极电位只相差匹配薄膜晶体管的阈值电压，此时所述匹配薄膜晶体管关闭，并且所述驱动薄膜晶体管关闭；

驱动OLED发光显示步骤：第一开关元件导通所述驱动薄膜晶体管的源极与所述存储电容的第二端的连接，所述驱动薄膜晶体管导通，所述驱动控制单元控制所述驱动薄膜晶体管的栅极处于悬空状态，以使得所述匹配薄膜晶体管的阈值电压补偿所述驱动薄膜晶体管的阈值电压。

8.如权利要求7所述的像素单元驱动方法，其特征在于，在像素充电步骤和驱动OLED发光显示步骤之间还包括缓冲步骤：所述驱动控制单元断开数据线与存储电容的第二端的连接，并断开所述驱动薄膜晶体管的源极与所述匹配薄膜晶体管的源极之间的连接。

9.一种像素单元，其特征在于，包括OLED和如权利要求3或4所述的像素单元驱动电路；

所述像素单元驱动电路与所述OLED的阴极连接；

所述OLED的阳极与驱动电源的高电平输出端连接。

10.一种像素单元，其特征在于，包括OLED和如权利要求5或6所述的像素单元驱动电路；

所述像素单元驱动电路与所述OLED的阳极连接；

所述OLED的阴极与驱动电源的低电平输出端连接。