[发明专利]一种像素电路及其驱动方法、显示器件及显示方法

说明书

技术领域

本发明涉及一种像素电路及其驱动方法、显示器件及显示方法，尤其涉及显示技术领域中显示装置的驱动电路及驱动方法。

背景技术

在现有的像素电路，如图1所示，像素电路具有与各个像素对应的薄膜晶体管(TFT)。在现有技术中的像素电路包括：充电栅线、公共电极线、数据线、薄膜晶体管TFT、以及电容C；其中电容C具体包括像素电容(Cpixel)和公共电容(Cst)；具体的，薄膜晶体管的栅极与充电栅线连接，充电栅线为薄膜晶体管提供控制信号；薄膜晶体管的源极与数据线连接，为薄膜晶体管提供显示信号；薄膜晶体管的漏极与电容C连接，当充电栅线为薄膜晶体管提供一开启信号时，薄膜晶体管的源极与漏极导通，数据线将显示信号通过薄膜晶体管TFT输入至电容C中；电容C的另一端与公共电极线连接，公共电极线为电容C提供一恒定的电压信号，以确保当前的显示信号保持到下一次扫描之前。

目前现有的像素电路驱动方法是逐行扫描法，从第一条栅线开始依次扫描第一条栅线、第二条栅线、第三条栅线......至最后一条栅线，在现有的像素电路中，将数据线驱动芯片(IC)中的的显示信号通过数据线写入像素电路中的电容C中，并进行显示。在进行画面显示时，依次扫描第一条栅线、第二条栅线...至最后一条栅线而形成1帧画面。然后下一帧扫描也是从第一条栅线开始扫描。这样位于第一条栅线上的像素和最后一条栅线上的像素在显示时存在一定的时间差。因此、在一帧扫描时间内，第一条栅线扫描和最后一条栅线扫描之间会有约1帧的时间差，即与第一条栅线至最后一条栅线相对应的像素单元分别进行显示，而不是同时显示一个完整的一帧画面，从而导致显示画面不流畅，使3D及运动图像的画面显示质量无法保障。

发明内容

本发明是为了解决上述问题而提出的。其目的在于，提供一种像素电路，在扫描驱动时消除第一条栅线至最后一条栅线之间的显示时间差，从而在进行画面显示时解决因时间差引起的显示画面不流畅的缺陷，改善3D及运动图像的画面显示质量。

为了达到上述目的，本发明采用如下技术方案：

一种像素电路，包括数据线、充电栅线及公共电极线；每个像素单元包括缓存模块、像素电路模块和公共栅线；其中，

所述缓存模块与所述充电栅线连接，由所述充电栅线为该缓存模块提供控制信号；

所述缓存模块的输入端与所述数据线连接，在所述充电栅线提供一开启控制信号时所述缓存模块接收所述数据线提供的显示信号并保存；

所述像素电路模块与所述公共栅线连接，由所述公共栅线为该像素电路模块提供控制信号；

所述缓存模块的输出端与所述像素电路模块的输入端连接，在所述公共栅线提供一开启控制信号时将所述缓存模块中存储的数据写入到所述像素电路模块中。

一种像素电路的驱动方法，包括：

步骤1，依次对所述缓存模块进行充电，同时将通过数据线输入的显示信号存储在所述缓冲模块中；

步骤2，所有所述缓存模块充电完成后，启动公共栅线，将存储于所述缓存模块中的显示信号输入到所述像素电路模块中，并进行显示。

本发明还提供一种显示器件，该显示器件包括上述的像素电路。

本发明还提供一种显示器件的显示方法，该方法包括上述的驱动方法。

本发明提供的像素电路及其驱动方法，依次扫描第一条栅线至最后一条栅线，将显示信号存储于缓存模块中，完成最后一条栅线扫描之后，启动公共栅线，使存储于缓存模块的显示信号输入到像素电路模块中，此时从第一条栅线至最后一条栅线的所有像素单元全部同时显示，从而消除了第一条栅线至最后一条栅线因依次扫描出现的显示时间差，从而解决了因该显示时间差引起的显示画面不流畅的问题，改善了3D及运动图像的画面显示质量。

附图说明

图1表示现有技术的像素电路中的每个像素单元的结构；

图2表示本发明的像素电路中的每个像素单元的结构；

图3表示本发明的像素电路中的每个像素单元的具体结构；

图4表示本发明的像素电路中的公共栅线和充电栅线的关系。

具体实施方式

以下参照附图说明本发明的实施例。

本发明的像素电路，通过在对最后一条栅线完成扫描之后激活公共栅线，减少与第一个像素单元连接的第一条充电栅线和与最后一个像素单元连接的最后一条充电栅线之间的大约一帧的时间差，实现从第一个像素单元至最后一个像素单元同时显示画面。