[发明专利]双层隔离三维阵列式半导体纳米线MOSFET

说明书

技术领域

本发明涉及半导体场效应晶体管技术领域，尤其涉及一种双层隔离三维阵列式半导体纳米线MOSFET。

背景技术

通过缩小晶体管的尺寸来提高芯片的工作速度和集成度、减小芯片功耗密度一直是微电子工业发展所追求的目标。在过去的四十年里，微电子工业发展一直遵循着摩尔定律。当前，场效应晶体管的物理栅长已接近20nm，栅介质也仅有几个氧原子层厚，通过缩小传统场效应晶体管的尺寸来提高性能已面临一些困难，这主要是因为小尺寸下短沟道效应和栅极漏电流使晶体管的开关性能变坏。

纳米线场效应晶体管(NWFET，Nanowire MOSFET)有望解决这一问题。一方面，小的沟道厚度和宽度使NWFET的栅极更接近于沟道的各个部分，有助于晶体管栅极调制能力的增强，而且它们大多采用围栅结构，栅极从多个方向对沟道进行调制，能够进一步增强调制能力，改善亚阈值特性。因此，NWFET可以很好地抑制短沟道效应，使晶体管尺寸得以进一步缩小。另一方面，NWFET利用自身的细沟道和围栅结构改善栅极调制力和抑制短沟道效应，缓解了减薄栅介质厚度的要求，有望减小栅极漏电流。此外，纳米线沟道可以不掺杂，减少了沟道内杂质离散分布和库仑散射。对于一维纳米线沟道，由于量子限制效应，沟道内载流子远离表面分布，故载流子输运受表面散射和沟道横向电场影响小，可以获得较高的迁移率。基于以上优势，NWFET越来越受到科研人员的关注。由于Si材料和工艺在半导体工业中占有主流地位，与其他材料相比，硅纳米线场效应晶体管(SiNWFET)的制作更容易与当前工艺兼容。

NWFET的关键工艺是纳米线的制作，可分为自上而下和自下而上两种工艺路线。对于Si纳米线的制作，前者主要利用光刻(光学光刻或电子束光刻)和刻蚀(ICP、RIE刻蚀或湿法腐蚀)工艺，后者主要基于金属催化的气-液-固(VLS)生长机制，生长过程中以催化剂颗粒作为成核点。目前，自下而上的工艺路线制备的硅纳米线由于其随机性而不太适合SiNWFET的制备，因此目前的硅纳米线场效应晶体管中的SiNW主要是通过自上而下的工艺路线制备。同时，现有的纳米线场效应晶体管也有其自身的缺陷。

请参阅图4(a)、图4(b)、图4(c)，图4(a)、图4(b)、图4(c)为美国专利US20110254058A1所公开一种全包围栅CMOS场效应晶体管的结构示意图。所述全包围栅CMOS场效应晶体管被栅极区500’全包围的沟道301’、401’截面为圆型。所述全包围栅CMOS场效应晶体管结构存在以下缺陷：(1)NMOS区300’和PMOS区400’共用同一栅极区500’，只能实现钳位式的CMOS结构，无法实现NMOS和PMOS分离结构；(2)NMOS区300’和PMOS区400’共用同一栅极区500’，无法针对NMOS和PMOS分别进行栅极功函数调节和栅极电阻率调节；(3)实现针对NMOS和PMOS分别进行源漏离子注入的工艺难度大。

请参阅图5(a)、图5(b)、图5(c)，图5(a)、图5(b)、图5(c)为美国专利US20110254099A1所公开一种混合材料积累型圆柱体全包围栅CMOS场效应晶体管的结构示意图。所述全包围栅CMOS场效应晶体管被栅极区500’全包围的沟道301’、401’截面为圆型。所述全包围栅CMOS场效应晶体管结构存在以下缺陷：(1)NMOS区300’和PMOS区400’共用同一栅极区500’，只能实现钳位式的CMOS结构，无法实现NMOS和PMOS分离结构；(2)NMOS区300’和PMOS区400’共用同一栅极区500’，无法针对NMOS和PMOS分别进行栅极功函数调节和栅极电阻率调节；(3)实现针对NMOS和PMOS分别进行源漏离子注入的工艺难度大。

请参阅图6(a)、图6(b)、图6(c)，图6(a)、图6(b)、图6(c)为美国专利US20110254101A1所公开一种混合材料反型模式圆柱体全包围栅CMOS场效应晶体管的结构示意图。所述全包围栅CMOS场效应晶体管被栅极区500’全包围的沟道301’、401’截面为圆型。所述全包围栅CMOS场效应晶体管结构存在以下缺陷：(1)NMOS区300’和PMOS区400’共用同一栅极区500’，只能实现钳位式的CMOS结构，无法实现NMOS和PMOS分离结构；(2)NMOS区300’和PMOS区400’共用同一栅极区500’，无法针对NMOS和PMOS分别进行栅极功函数调节和栅极电阻率调节；(3)实现针对NMOS和PMOS分别进行源漏离子注入的工艺难度大。