[发明专利]存储器电路及其控制方法

权利要求书

1.一种存储器电路，包含：

一时脉驱动器(302)，经配置以当该存储器电路(300)在一读取模式时根据一根时脉信号以提供一系统时脉信号，且经配置以当该存储器电路(300)不在该读取模式时停止提供该系统时脉信号；以及

一芯片端接定时器(304)，经配置以当该存储器电路(300)不在该读取模式时提供一系统芯片端接信号，其中该系统芯片端接信号的转换边缘对齐于该根时脉信号的转换边缘。

2.根据权利要求1所述的存储器电路，进一步包含多个输入/输出缓冲区(305)，经配置以接收该系统频率信号和该系统芯片端接信号。

3.根据权利要求2所述的存储器电路，其中各输入/输出缓冲区(305)包含：

一第一锁存器(501)，经配置以当该系统频率信号为高位准时，锁存该系统芯片端接信号的上升边缘；以及

一第二锁存器(502)，经配置以当该系统频率信号为低位准时，锁存该系统芯片端接信号的下降边缘。

4.根据权利要求2所述的存储器电路，其中从该芯片端接定时器(304)到该多个输入/输出缓冲区(305)的信号传播时间经配置以匹配从该时脉驱动器(302)到该多个输入/输出缓冲区(305)的信号传播时间。

5.一种存储器电路，包含：

一延迟锁相回路模块(301)，经配置以根据一外部时脉信号提供一根时脉信号；

一时脉驱动器(302)，经配置以当该存储器电路(300)在一读取模式时，根据该根时脉信号提供一系统时脉信号，且经配置以当该存储器电路(300)不在该读取模式时停止提供该系统时脉信号；

一芯片端接计数器(303)，经配置以当该存储器电路(300)不在该读取模式时，根据一外部芯片端接信号和该根时脉信号提供一根芯片端接信号；以及

一芯片端接定时器(304)，经配置以当该存储器电路不在该读取模式时，根据该根芯片端接信号和该根系统时脉信号提供一系统芯片端接信号。

6.根据权利要求5所述的存储器电路，进一步包含多个输入/输出缓冲区(305)，经配置以获取该系统时脉信号和该系统芯片端接信号。

7.根据权利要求6所述的存储器电路，其中各输入/输出缓冲区(305)包含：

一第一锁存器(501)，经配置以当该系统时脉信号是高位准时锁存该系统芯片端接信号的上升边缘；以及

一第二锁存器(502)，经配置以当该系统时脉信号是低位准时，锁存该系统芯片端接信号的下降边缘。

8.根据权利要求6所述的存储器电路，其中从该芯片端接定时器(304)到该多个输入/输出缓冲区(305)的该信号传播时间，经配置以匹配从该时脉驱动器到该多个输入/输出缓冲区(305)的信号传播时间。

9.一种存储器电路，包含：

一时脉树(320)，经配置以承载一系统时脉信号到该多个输入/输出缓冲区(305)，其中当该存储器电路在该读取模式时，切换该系统时脉信号，且当该内存线路不在该读取模式时，停止切换该系统时脉信号；；以及

一芯片端接树(330)经配置以承载一系统芯片端接信号至该多个输入/输出缓冲区(305)，其中当该存储器电路(300)不在该读取模式时，切换该系统芯片端接信号。

10.根据权利要求9所述的存储器电路，其中各输入/输出缓冲区(305)包含当该系统时脉信号为高位准时，一第一锁存器(501)经配置以锁存该系统芯片端接信号的上升边缘，且当该系统时脉信号为低时，一第二锁存器(502)经配置以锁存该系统芯片端接信号的下降边缘。

11.根据权利要求9所述的存储器电路，

其中从该时脉树(320)枝根部到该时脉树(320)的末端的信号传播时间经配置以匹配从该芯片端接树(330)的根部到该芯片端接树(330)的末端的信号传播时间。

12.一种存储器电路控制的方法，包含下列步骤：

当该内存线路在该读取模式时，根据该根时脉信号提供该系统时脉信号(602)；以及

当该存储器电路(300)不在该读取模式时，提供具有根时脉信号的转换边缘对齐的该系统芯片端接信号，并且暂停提供该系统时脉信号的步骤(603)。

13.根据权利要求12所述的方法，进一步包含下列步骤：

提供该系统时脉信号和该系统芯片端接信号到该多个输入/输出缓冲区(305)。