[发明专利]非均匀采样电路

说明书

技术领域

本发明涉及一种采样电路，特别是涉及一种非均匀采样电路。

背景技术

从采样时间间隔角度上可以将采样分成均匀采样和非均匀采样两种。均匀采样的采样时间间隔完全相等，而非均匀采样的采样时间间隔不是恒定的。实际应用中广泛采用均匀采样。但对于采样时段内频率随时间变化很大的信号，如果采用均匀采样，按照采样定理，采样频率应该至少是信号最高频率的两倍，在整个采样时间段内不论对信号的高频段还是低频段都以该频率进行采样。这样会造成很大的数据冗余，给数据的存储、处理和传输都带来沉重的负担。如果采用非均匀采样，对信号的高频段进行高频采样，低频段进行低频采样，可以减少采样后的数据量、提高信号的处理和传输速度。

发明内容

本发明所要解决的技术问题是提供一种非均匀采样电路，能产生非均匀采样时钟，控制模数转换器对信号进行非均匀采样，实现在高频段对信号进行高频采样，在低频段对信号进行低频采样，从而能减少采样后的数据量、提高信号的处理和传输速度。

为解决上述技术问题，本发明提供的非均匀采样电路包括一非均匀采样时钟发生电路，用于接收待采样信号并输出采样脉冲，所述采样脉冲的采样频率和所述待采样信号的信号变化率成线性关系。所述非均匀采样时钟发生电路至少包括：微分电路、压控振荡电路。所述微分电路用于接收所述待采样信号并对所述待采样信号进行微分、并输出一个和所述待采样信号的信号变化率成线性关系的输出信号。所述压控振荡电路用于接收所述微分电路的输出信号、并在所述微分电路的输出信号的控制下输出所述采样脉冲。

进一步的改进是，所述非均匀采样时钟发生电路还包括一滤波电路，所述滤波电路的输入端连接所述待采样信号，所述滤波电路的输出端连接至所述微分电路的输入端，所述滤波电路用于在所述待采样信号输入到所述微分电路之前将所述待采样信号的噪声滤除。

进一步的改进是，所述非均匀采样时钟发生电路还包括一整流电路，所述整流电路用于在所述微分电路的输出信号输入到所述压控振荡电路之前对所述微分电路的输出信号进行整流，使所述微分电路的输出信号整流为正值，以满足所述压控振荡电路对输入电压为正值的要求。

进一步的改进是，所述非均匀采样时钟发生电路还包括一比例调整电路，所述比例调整电路连接于所述整流电路和所述压控振荡电路之间，所述比例调整电路用于在所述微分电路的输出信号输入到所述压控振荡电路之前对所述微分电路的输出信号进行比例调整，使得比例调整后的输入到所述压控振荡电路的所述微分电路的输出信号的最大值不超过所述压控振荡电路对输入电压的最大值的要求，以及使得所述压控振荡电路输出的所述采样脉冲的最高采样频率高于所述待采样信号的信号带宽的一倍。

进一步的改进是，所述非均匀采样时钟发生电路还包括一电压平移电路，所述电压平移电路连接于所述比例调整电路和所述压控振荡电路之间，所述电压平移电路用于在所述微分电路的输出信号输入到所述压控振荡电路之前将所述微分电路的输出信号增加一个直流量、或者减少一个直流量，为所述非均匀采样时钟发生电路设置一个最低采样频率。

进一步的改进是，非均匀采样电路还包括一延迟电路和一模数转换器；所述延迟电路的输入端和所述微分电路的输入端相连，所述延迟电路用于接收所述待采样信号，并将所述待采样信号进行延迟后输出到所述模数转换器一个输入端；所述延迟电路的延迟时间等于所述微分电路输入的所述待采样信号和所述压控振荡电路输出的所述采样脉冲之间的延迟时间；所述模数转换器的另一输入端连接所述压控振荡电路的输出端，所述模数转换器在所述采样脉冲的控制下对所述待采样信号进行采样并形成采样信号，所述模数转换器的输出端输出所述采样信号。

进一步的改进是，所述非均匀采样电路还包括一基准时钟电路和一数据处理模块。所述基准时钟电路输出端连接至所述数据处理模块的第一个输入端并为所述数据处理模块提供基准时钟；所述压控振荡电路的输出端连接至所述数据处理模块的第二个输入端，所述模数转换器的输出端连接至所述数据处理模块的第三个输入端；所述数据处理模块根据所述基准时钟和所述采样脉冲计算采样的时间间隔，并对所述采样信号进行读取、储存以及根据所述采样脉冲的时间间隔和各采样点的采样值实现信号重建。

进一步的改进是，所述数据处理模块为微处理器(MPU)、微控制单元(MCU)、中央处理器(CPU)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)或复杂可编程逻辑器件(CPLD)。