[发明专利]SRAM存储器及其形成方法在审
申请号: | 201210051716.5 | 申请日: | 2012-03-01 |
公开(公告)号: | CN102569301A | 公开(公告)日: | 2012-07-11 |
发明(设计)人: | 胡剑;孔蔚然 | 申请(专利权)人: | 上海宏力半导体制造有限公司 |
主分类号: | H01L27/11 | 分类号: | H01L27/11;H01L21/8244 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 骆苏华 |
地址: | 201203 上海市浦东新*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | sram 存储器 及其 形成 方法 | ||
1.一种SRAM存储器,包括:
基底,位于基底上呈行列排布的多个存储单元,每个存储单元包括至少一个NMOS晶体管和一个PMOS晶体管;
其特征在于,还包括:位于所述NMOS晶体管和PMOS晶体管以及基底表面的拉应力层。
2.如权利要求1所述的SRAM存储器,其特征在于,所述拉应力层为选自氧化硅、氮化硅、或氮氧化硅的一种或几种的组合。
3.如权利要求1所述的SRAM存储器,其特征在于,所述拉应力层的厚度范围为50埃~2000埃。
4.如权利要求1所述的SRAM存储器,其特征在于,所述拉应力层的应力为0.5Gpa~1.5Gpa。
5.如权利要求1所述的SRAM存储器,其特征在于,所述SRAM存储器还包括位于所述拉应力层上的介质层,位于介质层上的互连层,所述互连层包括字线、位线、电源线和地线,字线、位线、电源线和地线通过介质层中的插塞与相应的晶体管电连接。
6.如权利要求5所述的SRAM存储器,其特征在于,所述每个存储单元中NMOS晶体管和PMOS晶体管的个数为4个、6个或8个。
7.如权利要求6所述的SRAM存储器,其特征在于,所述每个存储单元中NMOS晶体管和PMOS晶体管的个数为6个,包括:第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管以及第四NMOS晶体管,第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管形成双稳态电路,第三NMOS晶体管和第四NMOS晶体管为传输晶体管;
所述字线与第三NMOS晶体管和第四NMOS晶体管的栅极电连接;
所述位线包括第一位线和第二位线,第一位线和第二位线分别与第三NMOS晶体管的源极、第四NMOS晶体管的源极电连接;
第一PMOS晶体管的源极和第二PMOS晶体管的源极与电源线电连接;
第一NMOS晶体管的漏极和第二NMOS晶体管的漏极与地线电连接;
第一PMOS晶体管的栅极、第一NMOS晶体管的栅极、第二PMOS晶体管的漏极、第二NMOS晶体管的源极、第四NMOS晶体管的漏极电连接;第二PMOS晶体管的栅极、第二NMOS晶体管的栅极、第一PMOS晶体管的漏极、第一NMOS晶体管的源极、第三NMOS晶体管的漏极电连接。
8.一种SRAM存储器的形成方法,其特征在于,包括步骤:
提供基底,所述基底上形成有行列排布的多个存储单元,每个存储单元包括至少一个NMOS晶体管和一个PMOS晶体管;
形成覆盖所述NMOS晶体管和PMOS晶体管以及基底表面的拉应力层。
9.如权利要求8所述的SRAM存储器的形成方法,其特征在于,所述拉应力层为选自氧化硅、氮化硅、或氮氧化硅的一种或几种的组合。
10.如权利要求8所述的SRAM存储器的形成方法,其特征在于,所述拉应力层的厚度范围为50埃~2000埃。
11.如权利要求8所述的SRAM存储器的形成方法,其特征在于,所述拉应力层的应力为0.5Gpa~1.5Gpa。
12.如权利要求8所述的SRAM存储器的形成方法,其特征在于,所述拉应力层的形成方法为化学气相沉积工艺。
13.如权利要求8所述的SRAM存储器的形成方法,其特征在于,还包括步骤,在所述拉应力层上形成介质层,在介质层上形成互连层,所述互连层包括字线、位线、电源线和地线,字线、位线、电源线和地线通过介质层中的插塞与相应的晶体管电连接。
14.如权利要求13所述的SRAM存储器的形成方法,其特征在于,所述每个存储单元中NMOS晶体管和PMOS晶体管的个数为4个、6个或8个。
15.如权利要求14所述的SRAM存储器的形成方法,其特征在于,所述每个存储单元中NMOS晶体管和PMOS晶体管的个数为6个,包括:第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管以及第四NMOS晶体管,第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管形成双稳态电路,第三NMOS晶体管和第四NMOS晶体管为传输晶体管;
所述字线与第三NMOS晶体管和第四NMOS晶体管的栅极电连接;
所述位线包括第一位线和第二位线,第一位线和第二位线分别与第三NMOS晶体管的漏极、第四NMOS晶体管的漏极电连接;
第一PMOS晶体管的源极和第二PMOS晶体管的源极与电源线电连接;
第一NMOS晶体管的源极和第二NMOS晶体管的源极与地线电连接;
第一PMOS晶体管的栅极、第一NMOS晶体管的栅极、第二PMOS晶体管的漏极、第二NMOS晶体管的漏极、第四NMOS晶体管的源极电连接;第二PMOS晶体管的栅极、第二NMOS晶体管的栅极、第一PMOS晶体管的漏极、第一NMOS晶体管的漏极、第三NMOS晶体管的源极电连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海宏力半导体制造有限公司,未经上海宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210051716.5/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的