[发明专利]容错触发器

权利要求书

1.一种存储器电路，包括：

多个存储器元件对，各自被配置为存储数据单元，其中，各个存储器元件对包括第一存储器存储元件和第二存储器存储元件；以及

校验位比较逻辑，被配置为基于写入到所述多个存储器元件对的数据计算第一校验位并且基于从第二存储器存储元件读取的数据计算实时的第二校验位，存储所述第一校验位，并且基于所存储的所述第一校验位和所述实时的第二校验位之间的关系生成提供至一个以上选择电路的控制信号，

其中，如果所述关系指示在第二存储器存储元件中不存在错误，则所述控制信号使所述一个以上选择电路选择性地从第二存储器存储元件输出数据，或者如果所述关系指示在第二存储器存储元件中存在错误，则所述控制信号使所述一个以上选择电路选择性地从第一存储器存储元件输出数据。

2.根据权利要求1所述的存储器电路，其中，所述校验位比较逻辑包括：

第一校验生成电路，被配置为基于写入到所述多个存储器元件对的数据计算所述第一校验位；

校验位存储器存储元件，被配置为存储所述第一校验位；

第二校验生成电路，被配置为基于从所述第一存储器存储元件读取的数据计算所述实时的第二校验位；以及

控制单元，被配置为接收所存储的所述第一校验位和所述实时的第二校验位，并且执行所述第一校验位与所述第二校验位之间的比较以确定所述第一校验位和所述第二校验位之间的关系。

3.根据权利要求2所述的存储器电路，其中，所述控制单元包括XOR逻辑门。

4.根据权利要求1所述的存储器电路，其中，各个选择电路包括多路复用器，所述多路复用器被配置为基于所述控制信号选择性地从所述第一存储器存储元件或所述第二存储器存储元件输出数据。

5.根据权利要求1所述的存储器电路，其中，所述存储器电路的组件包括在单个集成芯片布局标准单元内。

6.根据权利要求1所述的存储器电路，其中，所述存储器电路的组件被分为多于一个集成芯片布局标准单元。

7.根据权利要求1所述的存储器电路，其中，所述第一存储器存储元件和所述第二存储器存储元件包括触发器。

8.根据权利要求1所述的存储器电路，其中，所述多个存储器元件对包括第一存储器元件对和第二存储器元件对，并且

其中，所述校验位比较逻辑空间上被设置在所述第一存储器元件对与所述第二存储器元件对之间的位置处。

9.根据权利要求1所述的存储器电路，其中，所述多个存储器元件对以预定最小距离隔开。

10.根据权利要求1所述的存储器电路，其中，各个存储器元件对的所述第一存储器存储元件和所述第二存储器存储元件以预定最小距离隔开。

11.一种集成电路，包括：

存储器电路，被包括在一个以上集成芯片布局标准单元内，所述存储器电路包括：

多个存储器元件对，各自被配置为存储数据单元，其中，各个存储器元件对包括第一存储器存储元件和第二存储器存储元件；

第一校验生成电路，被配置为基于写入到所述多个存储器元件对的数据计算第一校验位，其中，所述第一校验位被存储在校验位存储器存储元件中；

第二校验生成电路，被配置为基于从第二存储器存储元件读取的数据计算实时的第二校验位；

控制单元，被配置为接收并比较所存储的所述第一校验位与所述实时的第二校验位以确定所述第一校验位与所述第二校验位之间的关系；以及

多个选择电路，被配置为如果第一校验位与第二校验位之间存在第一预定关系，则选择性地从第一存储器存储元件输出数据，并且如果所述第一校验位与所述第二校验位之间存在第二预定关系，则选择性地从第二存储器存储元件输出数据。

12.根据权利要求11所述的集成电路，其中，所述第一存储器存储元件和所述第二存储器存储元件包括触发器。

13.根据权利要求11所述的集成电路，其中，所述多个存储器元件对包括第一存储器元件对和第二存储器元件对，并且其中，所述第一校验生成电路、所述第二校验生成电路和所述控制单元被置于在空间上位于所述第一存储器元件对与所述第二存储器元件对之间的位置处。