[发明专利]周期性模拟电压信号发生电路

说明书

技术领域

本发明涉及一种周期性模拟电压信号发生电路，更具体地涉及一种可以抑制该周期性模拟电压信号的上升沿的摆率的周期性模拟电压信号发生电路。

背景技术

周期性模拟电压信号发生电路在现今的集成电路中有着越来越广泛的应用，尤其是在DCDC开关电源芯片中，周期性模拟电压信号发生电路输出的周期性模拟电压信号是决定DCDC开关占空比的重要参数。这种周期性的周期性模拟电压信号的一个周期通常由两部分构成：一部分为零电平，另一部分为方波叠加与该方波等脉宽的三角波的电平。

图1是现有技术中的产生上述周期性模拟电压信号的周期性模拟电压信号发生电路的结构框图。在图1所示的周期性模拟电压信号发生电路1中，V_CC表示该周期性模拟电压信号发生电路1的部分电子器件的供电电源，V_OUT1表示该周期性模拟电压信号发生电路1的输出电压信号，该周期性模拟电压信号发生电路1产生以上周期性模拟电压信号V_OUT1的工作原理如下：

如图1所示，电阻R的一端接地；第一开关S1的一开关端P1接地，其另一开关端P2与电阻R的另一端电气连接，其控制端C1接收周期性方波的第一控制信号CS1，所述第一开关S1的两个开关端P1、P2在第一控制信号CS1的控制下接通或断开；电流源I_source1的一端连接供电电源V_CC，电流源I_source1的另一端与第一开关S1的另一端P2电气连接，电流源I_source1在第一控制信号CS1的控制下输出与该第一控制信号CS1周期T相同的电流信号，且在第一开关S1接通时，输出恒定电流的电流信号I_bias1，在第一开关S1断开时，输出从恒定的电流I_bias1开始线性增大的电流信号I_linear1。

在该周期性模拟电压信号发生电路1中，第一开关S1在高电平例如为V_CC时接通，在低电平例如为接地的电平GND时断开，第一开关S1的另一端P2连接周期性模拟电压信号发生电路1的输出端OUT1以输出周期性模拟电压信号V_OUT1。图2是周期性模拟电压信号发生电路1的主要节点的波形图。以下，结合图1和图2对周期性模拟电压信号发生电路1的工作过程进行详细地说明。

当第一控制信号CS1为高电平V_CC时，第一开关S1接通，则周期性模拟电压信号发生电路1的输出端OUT1与地连接，输出的电压信号V_OUT1为接地的电平GND；当第一控制信号CS1由高电平V_CC变为低电平GND时，第一开关S1断开，周期性模拟电压信号发生电路1的输出端OUT1输出的电压信号V_OUT1为电流源I_source1输出的电流I_linear1与电阻R的乘积，又，在第一控制信号CS1由高电平V_CC变为低电平GND的时刻，电流源I_source1输出的电流为I_bias1，因此，在第一控制信号CS1由高电平V_CC变为低电平GND的时刻，周期性模拟电压信号发生电路1输出的电压信号V_OUT1为I_bias1乘以电阻R，即图2中所示的电压V_bias1，在第一控制信号CS1为低电平时，周期性模拟电压信号发生电路1输出的电压信号V_OUT1从电压V_bias1开始随着I_linear1的线性增加而相应地增加，如图2中所示的V_linear1。

但是，由于制造工艺等原因，实际应用中的周期性模拟电压信号发生电路1的输出端OUT1对地始终存在一个寄生电容，如图1中虚线框中所示的电容C’，特别是该周期性模拟电压信号发生电路1应用在高频电子线路中时，寄生电容变得不可忽视。其中的一个问题就是由于该寄生电容C’的存在，导致该周期性模拟电压信号发生电路1的输出周期性模拟电压信号V_OUT1由低电平上升到高电平有一定的延迟时间，这个延迟时间会随着寄生电容的增大而增大，这个现象就使得周期性模拟电压信号V_OUT1的上升沿有一个摆率，如图2中所示的摆率(slew rate)。

发明内容