[发明专利]CMOS及其形成方法

权利要求书

1.一种CMOS，其特征在于，包括：

半导体衬底，所述半导体衬底具有第一区域和第二区域，所述第一区域的半导体衬底表面具有第一鳍部，所述第一鳍部的掺杂类型为N型，所述第二区域的半导体衬底表面具有第二鳍部，所述第二鳍部的掺杂类型为P型；

位于所述第一鳍部底部两侧的第一侧墙；

位于所述第一鳍部顶部两侧的第二侧墙，所述第二侧墙具有拉应力；

位于所述第二鳍部底部两侧的第三侧墙，所述第三侧墙具有拉应力；

位于所述第二鳍部顶部两侧的第四侧墙。

2.如权利要求1所述的CMOS，其特征在于，所述第二侧墙和第三侧墙的材料为拉应力的氮化硅。

3.如权利要求1所述的CMOS，其特征在于，所述第一侧墙和第四侧墙的材料为氮化硅。

4.如权利要求1所述的CMOS，其特征在于，所述第一侧墙的高度为第一鳍部高度的1/3～1/2。

5.如权利要求1所述的CMOS，其特征在于，所述第三侧墙的高度为第二鳍部高度的1/3～1/2。

6.如权利要求1所述的CMOS，其特征在于，所述第二侧墙的应力大小为0.8～2Gpa。

7.如权利要求1所述的CMOS，其特征在于，所述第三侧墙的应力大小为0.8～2Gpa。

8.如权利要求1所述的CMOS，其特征在于，所述半导体衬底上还具有隔离层。

9.如权利要求8所述的CMOS，其特征在于，所述隔离层的材料为氧化硅。

10.一种CMOS的形成方法，其特征在于，包括步骤：

提供半导体衬底，所述半导体衬底具有第一区域和第二区域，所述第一区域的半导体衬底表面具有第一鳍部，所述第一鳍部的掺杂类型为N型，所述第二区域的半导体衬底表面具有第二鳍部，所述第二鳍部的掺杂类型为P型；

在所述半导体衬底表面形成第一拉应力层，且所述第一拉应力层覆盖第一鳍部和第二鳍部；

在第二区域的第一拉应力层表面形成第一阻挡层，对第一区域的第一拉应力层进行第一离子注入，释放第一区域的第一拉应力层中的拉应力；

去除所述第一阻挡层，回刻蚀第一拉应力层，在第一鳍部底部两侧形成第一侧墙，在所述第二鳍部底部两侧形成第三侧墙；

在所述半导体衬底表面形成第二拉应力层，且所述第二拉应力层覆盖第一鳍部和第二鳍部；

在第一区域的第二拉应力层表面形成第二阻挡层，对第二区域的第二拉应力层进行第二离子注入，释放第二区域的第二拉应力层的拉应力；

去除第二阻挡层，回刻蚀第二拉应力层，在第一鳍部顶部两侧形成第二侧墙，在第二鳍部顶部两侧形成第四侧墙。

11.如权利要求10所述的CMOS的形成方法，其特征在于，所述第一离子注入和第二离子注入注入的离子为锗离子。

12.如权利要求11所述的CMOS的形成方法，其特征在于，所述第一离子注入和第二离子注入的剂量范围为1E13～3E13/cm²，能量范围为20～40KeV。

13.如权利要求11所述的CMOS的形成方法，其特征在于，所述第一离子注入和第二离子注入为有角度的离子注入。

14.如权利要求13所述的CMOS的形成方法，其特征在于，所述第一离子注入和第二离子注入的角度范围为0～60度。

15.如权利要求14所述的CMOS的形成方法，其特征在于，所述第一离子注入和第二离子注入的角度范围为40～50度。

16.如权利要求10所述的CMOS的形成方法，其特征在于，所述第一拉应力层的厚度为50～200埃。

17.如权利要求10所述的CMOS的形成方法，其特征在于，所述第二拉应力层的厚度为200～500埃。

18.如权利要求10所述的CMOS的形成方法，其特征在于，所述第一侧墙的高度为第一鳍部高度的1/3～1/2。

19.如权利要求10所述的CMOS的形成方法，其特征在于，所述第三侧墙的高度为第二鳍部高度的1/3～1/2。