[发明专利]反相器电路和显示单元

说明书

技术领域

本公开涉及适于显示单元的反相器电路，和提供有该反相器电路的显示单元。

背景技术

反相器电路可以由在单个芯片上组合的N沟道MOS晶体管和P沟道MOS晶体管形成，或者可以仅由单个沟道MOS晶体管形成。后者相对前者的优点在于就生产率和成品率而言，减少了处理步骤的数目。

图32图示根据比较示例仅由N沟道MOS晶体管构造的反相器电路10。仅供参考，在日本未审查专利申请公开No.2009-188749中描述了类似于图32中图示的反相器电路的电路。图32中图示的反相器电路10具有其中串联连接两个N沟道MOS晶体管T10和T20的配置。反相器电路10插入在施加电压Vss的负电压线L10和施加电压Vdd的正电压线L20之间。晶体管T10具有连接到负电压线L10的源极、连接到晶体管T20的源极的漏极和连接到输入端IN的栅极。晶体管T20具有其中栅极和漏极彼此连接的二极管连接。更具体地，晶体管T20具有连接到晶体管T10的漏极的源极以及连接到正电压线L20的栅极和漏极。另外，晶体管T10和晶体管T20之间的连接点C连接到输出端OUT。

发明内容

本发明的发明人发现，在反相器电路10中，当输入端IN的电压Vin具有电压Vss时，输出端OUT的电压Vout可能不具有电压Vdd而是可能具有由Vdd-Vth定义的电压，例如，如图33所示。换句话说，输出端OUT的电压Vout包含晶体管T20的阈值电压Vth。因此，输出端OUT的电压Vout可能由晶体管T20的阈值电压Vth的变化强烈地影响。

期望提供一种能够抑制功耗的反相器电路，和提供有该反相器电路的显示单元。

(1)一种根据本技术的实施例的反相器电路，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管；输入端和输出端；和电容器。第一晶体管响应于输入端和第一电压线之间的电位差或其等效物，进行和断开输出端和第一电压线之间的电连接，第二晶体管响应于第四晶体管的源极或者漏极和输出端之间的电位差或其等效物，进行和断开第二电压线和输出端之间的电连接，第三晶体管响应于输入端和第三电压线之间的电位差或其等效物，进行和断开第二晶体管的栅极和第三电压线之间的电连接，第四晶体管响应于输入到第四晶体管的栅极的第一控制信号，进行和断开等效于第五晶体管的源极或者漏极的第一端子和第二晶体管的栅极之间的电连接，第五晶体管响应于输入到第五晶体管的栅极的第二控制信号，进行和断开第四电压线和第一端子之间的电连接，且电容器插入在第二晶体管的栅极与第二晶体管的源极和漏极中位于输出端一侧上的一个之间。

(1)一种根据本技术的实施例的显示单元，包括：显示部分，包括以行排列的多个扫描线，以列排列的多个信号线和以矩阵排列的多个像素；和驱动部分，具有为每一扫描线提供的一个或多个反相器电路，该驱动部分驱动每一像素。该一个或多个反相器电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管、第一输入端和输出端以及电容器，其中，该第一晶体管响应于第一输入端和第一电压线之间的电位差或其等效物，进行和断开输出端和第一电压线之间的电连接，该第二晶体管响应于第四晶体管的源极或者漏极和输出端之间的电位差或其等效物，进行和断开第二电压线和输出端之间的电连接，该第三晶体管响应于第一输入端和第三电压线之间的电位差或其等效物，进行和断开第二晶体管的栅极和第三电压线之间的电连接，该第四晶体管响应于输入到第四晶体管的栅极的第一控制信号，进行和断开等效于第五晶体管的源极或者漏极的第一端子和第二晶体管的栅极之间的电连接，该第五晶体管响应于输入到第五晶体管的栅极的第二控制信号，进行和断开第四电压线和第一端子之间的电连接，且该电容器插入在第二晶体管的栅极和第二晶体管的源极和漏极中位于输出端一侧上的一个之间。