[发明专利]具有均衡化串扰的电路互连

权利要求书

1.一种电路互连，包括：

介电层；和

所述介电层上布置的平行同步总线，所述平行同步总线包括至少四个导电迹线，所述导电迹线沿其中所述导电迹线物理地平行排列的所述总线的一部分彼此非均匀间隔，使得所述导电迹线间的串扰干扰基本上跨各所述导电迹线而被均衡化。

2.根据权利要求1的电路互连，其中所述导电迹线包括第一迹线、第二迹线以及第三迹线，其中所述第一迹线和所述第二迹线之间的距离小于所述第二迹线和所述第三迹线之间的距离。

3.根据权利要求2的电路互连，其中所述第一迹线在所述第二迹线旁边且所述第二迹线在所述第三迹线旁边。

4.根据权利要求2的电路互连，其中所述第一迹线在所述平行同步总线的侧边，其中所述第一迹线和所述第二迹线之间的距离根据最小可允许分隔阈值来设定。

5.根据权利要求1的电路互连，其中所述导电迹线根据所述平行同步总线的最大宽度值来间隔。

6.根据权利要求1的电路互连，其中一个迹线的串扰干扰与所述一个迹线和另一迹线之间的距离的平方成反比。

7.根据权利要求1的电路互连，其中所述平行同步总线包括外侧迹线和中间迹线，其中间隔所述导电迹线使得外侧迹线经历的串扰干扰的水平等于中间迹线经历的串扰干扰的水平。

8.根据权利要求1的电路互连，其中根据时钟信号沿所述导电迹线同步传输数据。

9.根据权利要求1的电路互连，其中所述串扰干扰是抖动干扰。

10.根据权利要求1的电路互连，其中所述导电迹线定位在多层互连的不同介电层上。

11.根据权利要求1的电路互连，其中均衡化导致所述迹线间的串扰干扰在基本相等的平均水平、基本相等的最大期望水平。

12.根据权利要求1的电路互连，其中所述平行同步总线包括出口部分，平行中间部分和扇出部分，其中间隔所述导电迹线以均衡化所述平行同步总线的平行中间部分中的串扰干扰。

13.根据权利要求12的电路互连，其中所述导电迹线在所述平行同步总线的出口部分和扇出部分中不物理地平行排列。

14.根据权利要求1的电路互连，进一步包括：

第二介电层；以及

所述第二介电层上的第二层迹线，其中所述第二层迹线是所述平行同步总线的一部分，其中所述第二层迹线与所述介电层上的导电迹线间隔，使得所述介电层上的导电迹线和所述第二层迹线间的串扰干扰基本被均衡化。

15.根据权利要求1的电路互连，其中所述电路互连是印刷电路板、混合电路、多芯片模块、单片电路微波集成电路、固体逻辑技术SLT电路、固体逻辑密集SLD电路、高级固体逻辑技术ASLT电路、球栅阵列BGA衬底封装、封装衬底以及单片系统技术MST电路中的一个。

16.一种电路互连，包括：

介电层；以及

穿过所述介电层的多个通孔，所述通孔被配置为使得所述通孔间的串扰干扰跨各通孔基本在相等水平，其中该配置包括以下中的一个或多个：电路互连上通孔中的一个相对于其它通孔的定位，通孔中的一个相对于其它通孔的大小以及通孔中的一个相对于其它通孔的材料成分。

17.根据权利要求16的电路互连，其中所述通孔是贯通孔、电镀贯通孔、掩埋通孔、微通孔和激光通孔中的一个或多个。