[发明专利]用于光刻操作的间隔件双重图案化

说明书

分案申请的相关信息

本案是分案申请。该分案的母案是申请日为2009年1月8日、申请号为200980102233.X、发明名称为“用于光刻操作的间隔件双重图案化”的发明专利申请案。

技术领域

本发明涉及装置制造，且更特定来说，一些实施例涉及半导体装置光刻技术。

背景技术

通常通过将多个装置及其互连件图案化到例如半导体晶片等衬底上来形成集成电路或IC。此过程通常以用于将构成IC的(一个或多个)电路的设计开始。举例来说，通常使用例如或VHSIC硬件描述语言(VHDL)等硬件描述语言(HDL)来采用自顶向下设计方法。通过使用HDL，设计者通过以分级方式界定集成电路的功能组件来形成所述电路。

依据HDL或其它高级描述，可通过逻辑合成来确定实际逻辑单元实施方案，所述逻辑合成将电路的功能描述转换成具体电路实施方案。接着将逻辑单元指派给装置布局中的物理位置且界定其互连。有时将此称为布局和布线。设计者所使用的放置和布线工具通常接受已由逻辑合成过程产生的经平面化网表作为其输入。此经平面化网表从目标标准单元库中识别特定逻辑单元实例且描述特定单元到单元连接性。通过应用物理设计过程，对网表文件的逻辑单元进行放置和布线，从而产生布局文件。接着，可在将共同地形成构成集成电路的组件的装置的一连串层中将此布局转移或施加到半导体衬底。

将在所述衬底上图案化此类层的过程称为光刻。在光刻期间，使用由布局文件形成的一连串光掩模将所述布局逐层地转移到所述衬底上。存在不同类型的光掩模，包含二元玻璃上铬、衰减相移掩模(attPSM)及交替相移掩模(altPSM)。光掩模或更简单地掩模提供其相关联集成电路层或一层的若干部分的物理几何结构的图像。使光穿过由掩模元件界定的透明区段将相关联层的布局图案转移到晶片上。使光图案穿过成像透镜系统且使其以所需大小聚焦于晶片表面上。典型的光刻系统使用UV光能量将掩模图案投射到晶片表面上。经投射的光图案与晶片上的光敏涂层(且依据所使用的涂层)相互作用；其可经固化或经再现以易于由于曝光而移除。因此，可使用将掩模图案投射到涂层上来将所述图案转移到晶片。

随着对在较小封装中提供较大功能性的不断需要以及较复杂芯片上系统及混合信号设计的进化，IC特征几何结构正被驱动为越来越小的尺寸。此外，特征尺寸的缩减可导致可从给定晶片获得的芯片的数目的增加。然而，将不断变小的特征的准确图像投射到晶片上的能力受到所使用光的波长及透镜系统从经照明掩模捕获足够衍射级的能力的限制。

投射系统可印刷的最小特征大小可由下式近似：

F=kl*λNA]]>

其中F是最小特征大小，kl是过程相关因素的系数，λ是所使用光的波长且N_A是从晶片所看到的透镜的数值孔径。使用当前可用的曝光工具，kl限制于0.25(针对单个曝光)。借助使用波长为248nm到193nm的深紫外(DUV)光的光刻过程，可实现约50nm的最小特征大小。因此，常规光学光刻技术的分辨率限度不断受到次波长或低k1、关键IC特征几何结构的尺寸的挑战。

不仅关键尺寸特征几何结构的大小根据穆尔定律(Moore′s Law)预测或甚至比穆尔定律预测更快地减小，而且这些特征几何结构的已经很大的数目正在以显著的速率增长。此外，由于通过掩模级的分辨率增强技术减轻光学接近效应失真的必要性，总体多边形图计数正在猛涨。这些关键特征几何结构也因非线性成像的严格性及灵敏性而被更精确地图案化。次波长或低k1应用因高度非线性成像行为而需要极高程度的精确度，所述行为通常以大因数且以非直观方式放大掩模误差。

对于处于193nm波长下的当前光刻技术，光的光学特性正影响减小特征大小的能力。一种增加分辨率的方法是移动到更小的光波长。举例来说，一些方法已移动到在约13.5nm极UV范围中的光。然而，此类趋势已由于若干原因而证明是困难的且设计者已移动到非光刻增强以增加图案密度。