[发明专利]一种基于NMOS管辅助触发的双向可控硅器件

说明书

技术领域

本发明属于集成电路静电防护技术领域，具体涉及一种基于NMOS管辅助触发的双向可控硅器件。

背景技术

自然界的静电放电(ESD)现象对集成电路的可靠性构成了严重的威胁。在工业界，集成电路产品的失效30％都是由于遭受静电放电现象所引起的，而且越来越小的工艺尺寸，更薄的栅氧厚度都使得集成电路受到静电放电破坏的几率大大增加。因此，改善集成电路静电放电防护的可靠性对提高产品的成品率具有不可忽视的作用。

静电放电现象的模式通常分为四种：HBM(人体放电模式)，MM(机器放电模式)，CDM(组件充电放电模式)以及电场感应模式(FIM)。而最常见也是工业界产品必须通过的两种静电放电模式是HBM和MM。当发生静电放电时，电荷通常从芯片的一只引脚流入而从另一只引脚流出，此时静电电荷产生的电流通常高达几个安培，在电荷输入引脚产生的电压高达几伏甚至几十伏。如果较大的ESD电流流入内部芯片则会造成内部芯片的损坏，同时，在输入引脚产生的高压也会造成内部器件发生栅氧击穿现象，从而导致电路失效。因此，为了防止内部芯片遭受ESD损伤，对芯片的每个引脚都要进行有效的ESD防护，对ESD电流进行泄放。

在ESD防护的发展过程中，二极管、GGNMOS(栅接地的NMOS管)、SCR(可控硅)等器件通常被作为ESD防护单元。对于现代CMOS(互补金属氧化物半导体)集成电路，在芯片的输入/输出端通常带有输入缓冲级/输出缓冲级或者是MOS器件的栅极作为输入。因此，在发生ESD事件时，ESD应力会直接施加在栅氧上，如果ESD器件开启不够及时或者箝位电压过高的话，很可能发生栅氧击穿现象，从而对芯片造成破坏。

由于单向SCR结构具有低维持电压，高电流泄放能力等特点，所以单向SCR结构在ESD防护中有着很广的应用。

图1为一种CMOS工艺下的单向SCR结构，该单向SCR在一个方向上的触发电压较高，而在另一个方向上为寄生二极管结构，触发电压很低且不可调，因此，该结构很难直接应用片上ESD防护，尤其不能应用在一些要求双向触发电压可调且较低的混合电压域接口电路ESD防护上。

图2为一种CMOS工艺下的双向SCR结构，该结构相比单向SCR结构，在两个方向都具有相同的触发电压，但触发电压值同样过高且不可调，在深亚微米工艺下，难以保护脆弱的栅氧。

发明内容

针对现有技术所存在的上述技术缺陷，本发明公开了一种基于NMOS管辅助触发的双向可控硅器件，使得可控硅在两个方向上具有双向可调且较低的触发电压，可直接应用于深亚微米工艺下的一些混合电压接口电路的ESD防护。

一种基于NMOS管辅助触发的双向可控硅器件，包括：

P衬底层和四个NMOS管；

所述的P衬底层上从左到右依次设有第一N阱、P阱和第二N阱，所述的P阱与第一N阱和第二N阱并排相连；

所述的第一N阱上从左到右依次并排设有第一N+有源注入区、第一P+有源注入区和第二N+有源注入区；所述的第二N阱上从左到右依次并排设有第三N+有源注入区、第二P+有源注入区和第四N+有源注入区；

所述的第一N+有源注入区和第一P+有源注入区通过第一金属电极相连，所述的第二P+有源注入区和第四N+有源注入区通过第二金属电极相连；

所述的第三N+有源注入区与第二NMOS管的漏极相连，第一NMOS管的源极与第一金属电极相连；所述的第二N+有源注入区与第三NMOS管的漏极相连，第四NMOS管的源极与第二金属电极相连；第一NMOS管的栅极、漏级、阱电极和第二NMOS管的栅极、源极、阱电极六极共连，第三NMOS管的栅极、源极、阱电极和第四NMOS管的栅极、漏级、阱电极六极共连。

所述的第一N+有源注入区与第一P+有源注入区、第一P+有源注入区与第二N+有源注入区、第二N+有源注入区与第三N+有源注入区、第三N+有源注入区与第二P+有源注入区或第二P+有源注入区与第四N+有源注入区通过浅槽隔离。