[发明专利]沟槽式MOS静电释放结构制造方法以及集成电路

说明书

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种沟槽式MOS静电释放结构制造方法、以及采用了该沟槽式MOS静电释放结构制造方法而制成的集成电路。

背景技术

沟槽式MOS场效应管是在平面式MOS场效应管基础上发展起来的新型MOS管，具备导通电阻小、饱和电压低、开关速度快、沟道密度高、芯片尺寸小等优点。

图1是沟槽式MOS场效应管的剖面结构示意图。该沟槽式MOS场效应管10在矿硅衬底11上生长有一层N^-外延层110，电子由源端12经沟道13从衬底11流出，漏极14从衬底11底面的金属层引出。多晶硅栅15位于沟槽16中，在多晶硅栅15侧面及底面包围有栅氧化层17，用于将多晶硅栅15隔离。

静电释放结构被广泛地用于功率MOS器件以提高MOS器件性能。在沟槽MOS晶体管(例如集成电路的末端的沟槽MOS晶体管)的栅极和源极之间连接一个二极管阵列。当出现高电压脉冲时，该二极管阵列导通，从而将电流从栅极引导至源极；从而电流在二极管阵列的一端和另一端之间流动。

如图2所示，对于沟槽式MOS场效应管的静电释放结构的制造，一般如下：在步骤S1中，对沟槽式MOS的源极进行离子注入以形成二极管阵列；在步骤S2中，退火以激活沟槽式MOS的源极中的掺杂物以及二极管阵列；在步骤S3中，沉积层间介质层，其中该层间介质层包括低温氧化层和BPSFG(硼磷硅玻璃)；或者，该层间介质层包括正硅酸乙酯(TEOS)层和BPSG；此后，例如，在步骤S4中，进行接触孔的形成步骤。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够改进沟槽式MOS静电释放性能的沟槽式MOS静电释放结构制造方法。

根据本发明的第一方面，提供了一种沟槽式MOS静电释放结构制造方法，其包括：对沟槽式MOS的源极进行离子注入以形成二极管阵列；此后，沉积第一层间介质层，其中该第一层间介质层仅仅包括低温氧化层和/或正硅酸乙酯层；此后，执行退火以激活沟槽式MOS的源极中的掺杂物以及二极管阵列；此后，沉积第二层间介质层，其中该第二层间介质层仅仅包括BPSG。

根据本发明的第二方面，提供了一种采用了根据本发明第一方面所述的沟槽式MOS静电释放结构制造方法而制成的集成电路。

根据本发明，由于在退火之前沉积了温氧化层和/或正硅酸乙酯层，可以通过温氧化层和/或正硅酸乙酯来封闭静电释放结构多晶硅，从而防止掺杂元素扩散出去而稀释源极掺杂浓度，而源极掺杂浓度的稀释将导致静电释放结构耐压下降更易击穿、并导致更大的栅源漏电流。因此，氮化硅层的插入可以有效地防止沟槽式MOS场效应管的静电释放的漏电流，并减小栅源漏电流。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1是沟槽式MOS场效应管的剖面结构示意图。

图2是根据现有技术的沟槽式MOS场效应管制造方法的流程图。

图3是根据本发明实施例的沟槽式MOS场效应管的静电释放结构制造方法的流程图。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。

图3是根据本发明实施例的沟槽式MOS场效应管的静电释放结构制造方法的流程图。

如图3所示，在根据本发明实施例的沟槽式MOS场效应管的静电释放结构制造方法中，首先，在步骤S5中，对沟槽式MOS的源极进行离子注入以形成二极管阵列。

此后，在步骤S6中，沉积第一层间介质层，其中该第一层间介质层仅仅包括低温氧化层和/或正硅酸乙酯(TEOS)层。

在步骤S7中，退火以激活沟槽式MOS的源极中的掺杂物以及二极管阵列；

此后，在步骤S8中，沉积第二层间介质层，其中该第二层间介质层仅仅包括BPSG。

此后，例如，在步骤S9中，进行接触孔的形成步骤。