[发明专利]一种栅控二极管半导体器件的制造方法

说明书

技术领域

本发明属于半导体器件制造技术领域，具体涉及一种半导体器件的制造方法，特别涉及一种栅控二极管半导体器件的制造方法。

背景技术

随着集成电路技术的不断发展，金属-氧化物-硅场效应晶体管（MOSFET）的尺寸越来越小，单位阵列上的晶体管密度也越来越高。如今的集成电路器件技术节点已经处于45纳米左右，MOSFET的源、漏极之间的漏电流，随着沟道长度的缩小而迅速上升。而且，传统MOSFET的最小亚阈值摆幅(SS)被限制在60mv/dec，这限制了晶体管的开关速度。在一些集成密度较高的芯片上，减小器件的尺寸意味着更大的SS值，而对于高速芯片需要更小的SS值，较小的SS值能在提高器件频率的同时降低芯片功耗。当沟道长度下降到20纳米以下时，有必要使用新型的器件以获得较小的漏电流，从而降低芯片功耗。比如，采用隧穿场效应晶体管，可以减少源漏极间的漏电流。

图1是平面的隧穿场效应晶体管的结构图。其中在衬底101内形成有漏区102和源区103，所示104、105分别为器件的栅介质层和栅电极。对于不同类型（P型和N型）的隧穿型场效应晶体管，其操作方式也应不同。比如，对于N型的隧穿型场效应晶体管，源区为P型掺杂，漏区为N型掺杂，当栅极和漏极分别加正电压时，晶体管开启。此时，漏极的正电压使得漏区与源区形成一个反向偏压的二极管，因而降低了漏电流。而栅极正电压使得衬底本征区的能带下降，进而衬底与源区之间的能带轮廓变得更加陡峭，导带与价带之间的距离缩小，从而源区的价带电子容易隧穿到衬底本征区的导带，最终形成了沟道电流。然而，隧穿型场效应晶体管在减小漏电流的同时，其驱动电流却也有所降低，因此隧穿型场效应晶体管还面临着如何提高驱动电流的挑战。

发明内容

本发明的目的在于提出一种可提高器件驱动电流并减小器件SS值，从而可以降低芯片功耗的栅控二极管半导体器件的制造方法。

本发明提出的栅控二极管半导体器件的制造方法，具体步骤包括：

在p型衬底之上形成第一种绝缘薄膜；

刻蚀所述第一种绝缘薄膜形成有源区窗口；

在所述第一种绝缘薄膜及有源区窗口之上淀积n型材料，作为有源区，在所述有源区窗口处与p型衬底接触；

覆盖所述n型有源区形成第二种绝缘薄膜；

刻蚀所述第二种、第一种绝缘薄膜，在所述有源区窗口的两侧分别形成漏极接触窗口和源极接触窗口，漏极接触孔处p型衬底被暴露，源极接触孔处n型有源区被暴露；

淀积形成第一种导电薄膜并刻蚀所述第一种导电薄膜形成漏极电极、栅极电极、源极电极，漏极电极位于漏极接触孔之上并充满所述漏极接触孔，源极电极位于源极接触孔之上并充满所述源极接触孔，并且，栅极电极处于源极电极和所述有源区窗口之间，有源区窗口处于漏极电极和栅极极电极之间，栅极电极和有源区窗口间距为20纳米至1微米。

进一步地，所述的p型有源区包括但不局限于重掺杂的p型硅衬底、在硅衬底内形成的p型掺杂区、在绝缘基底上形成的掺杂有p型杂质离子的ZnO或者NiO材料。所述的第一种绝缘薄膜为氧化硅或者氮化硅。所述的第二种绝缘薄膜为SiO₂或者HfO₂等高介电常数材料。所述的第一种导电薄膜为铜、钨、铝、氮化钛或者为氮化钽。

本发明采用低温工艺制备栅控二极管半导体器件，工艺过程简单、制造成本低，而且所制造的栅控二极管器件具有大驱动电流、小亚阈值摆幅的优点。本发明所提出的栅控二极管半导体器件的制造方法特别适用于平板显示、相变存储器的读写器件以及基于柔性衬底的半导体器件的制造中。

附图说明

图1为现有的平面隧穿场效应晶体管的截面图。

图2-图6为本发明所公开的栅控二极管半导体器件的制造方法的一个实施例的工艺流程图。

具体实施方式

下面将参照附图对本发明的一个示例性实施方式作详细说明。在图中，为了方便说明，放大或缩小了层和区域的厚度，所示大小并不代表实际尺寸。尽管这些图并不能完全准确的反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互位置，特别是组成结构之间的上下和相邻关系。

参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。例如刻蚀得到的曲线通常具有弯曲或圆润的特点，但在本发明实施例中，均以矩形表示，图中的表示是示意性的，但这不应该被认为是限制本发明的范围。