[发明专利]基于门控振荡器的超高速突发模式时钟恢复电路

权利要求书

1.一种基于门控振荡器的超高速突发模式时钟恢复电路，用于从突发的初始时钟相位未知的数字信号中恢复出时钟信号并且重生出恢复的数据信号，所述电路包括：门控振荡器（X1）、4分频器（X2）、鉴频器（X3）、电荷泵（X4）、低通滤波器（X5）、内部时钟缓冲器器（X6）和半速率数据恢复电路（X7）：

其中，门控振荡器（X1）两个输入端为输入数据信号（Data）和电压控制信号（Vctrl），生成相位与输入数据信号（Data）对齐的时钟信号，并连接至内部时钟缓冲器（X6）的输入端，内部时钟缓冲器（X6）具有比门控振荡器（X1）更强的驱动能力，它的输出即为恢复出的时钟信号(ClkOut)；恢复出的时钟信号(ClkOut)同时也作为4分频器的输入信号与半速率数据恢复电路（X7）的输入时钟；

4分频器（X2）对恢复的时钟信号CR，进行4分频处理，输出为正交的分频信号，接鉴频器（X3）的输入端；

鉴频器（X3）的作用是将4分频器生成的正交信号与参考时钟信号（RefClk）进行频率比较，输出上升指示信号（UP）与下降指示信号（DN）到电荷泵（X4）；

电荷泵（X4）的输入为输出上升指示信号（UP）与下降指示信号（DN），输出接低通滤波器（X5）的输入；低通滤波器（X5）的输出为门控振荡器（X1）的控制信号（Vctrl）；

半速率数据恢复电路（X7）中的数据输入为整个电路的输入数据信号（Data），经过重定时与整形放大操作，输出恢复的数据信号(DataOut)。

2. 如权利要求1所述的基于门控振荡器的超高速突发模式时钟恢复电路，其特征在于门控振荡器（X1）是由四个门单元电路环形连接实现，此四个门单元电路的结构基于同或/异或门，具体连接方式是：

第一门单元电路（Cell1）连接成同或门形式，它的一个输入为前端光接收机输出的数据，另一个输入为第四单元电路（Cell4）的输出；

第二门单元电路（Cell2）连接成异或门形式，它的一个输入为前端光接收机输出的数据，另一个输入为第一单元电路（Cell1）的输出；

第三门单元电路（Cell3）连接成异或门形式，它的一个输入接地，另一个输入为第二单元电路（Cell2）的输出；

第四门单元电路（Cell4）连接成异或门形式，它的一个输入接地，另一个输入为第三单元电路（Cell3）的输出；

以上四个门单元电路的控制端都连接到控制电压Vctrl，在控制电压Vctrl的调节下,所有四个门单元电路的电路延时都相等；

当数据为连续的‘0’时，第二、第三、第四门单元电路工作在反相器模式而第一门单元电路（Cell1）工作在缓冲模式；此门控振荡器（X1）的工作方式相当于一个环形振荡器，当数据为连续的‘1’时，第一、第三、第四门单元电路工作在反相器模式而第二门单元电路（Cell2）工作在缓冲模式；门控振荡器（X1）的工作方式也相当于一个环形振荡器；而当数据在‘0’和‘1’之间翻转时，门控振荡器（X1）的输出波形的相位将在数据的牵引作用下迅速对齐数据相位。

3. 如权利要求2所述的基于门控振荡器的超高速突发模式时钟恢复电路，其特征在于所述门控振荡器（X1）的中心振荡频率为数入数据速率的一半。

4. 如权利要求1所述的基于门控振荡器的超高速突发模式时钟恢复电路，其特征是门控振荡器（X1）、4分频器（X2）、鉴频器（X3）、电荷泵（X4）、低通滤波器（X5）、内部时钟缓冲器（X6）构成一仅对频率误差敏感，而对相位误差不敏感的锁频环路（B1），用于保证门控振荡器（X1）的振荡频率与实际数据频率偏差必须在允许的范围之内：

                                                       

式中，为实际传输信号的半速率，即10.3125GHz/2，为被传输的非归零NRZ码中允许的最长连续相同数字，为门控振荡器（X1）的振荡频率。