[发明专利]一种形成前金属介电质层的方法无效
| 申请号： | 201210064633.X | 申请日： | 2012-03-13 |
| 公开（公告）号： | CN102610570A | 公开（公告）日： | 2012-07-25 |
| 发明（设计）人： | 徐强 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238;H01L21/31 |
| 代理公司： | 上海新天专利代理有限公司 31213 | 代理人： | 王敏杰 |
| 地址： | 201210 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 形成 金属 介电质层 方法 | ||
1.一种形成前金属介电质层的方法，其特征在于，包括下列步骤：
提供一种具有NMOS和PMOS晶体管的半导体衬底；
在所述半导体衬底上沉积一缓冲氧化层；
在所述缓冲氧化层上沉积一具有高压应力的第一蚀刻阻挡层；
在所述第一蚀刻阻挡层上沉积一具有压应力的第一前金属介电质层；
在所述第一前金属介电质层上沉积一金属硬掩膜层；
用光刻胶涂覆所述半导体衬底的PMOS区域，进行光刻后对NMOS区域上方的缓冲氧化层、第一蚀刻阻挡层、第一前金属介电质层和金属硬掩膜层进行蚀刻；
在半导体器件表面沉积具有高拉应力的第二蚀刻阻挡层；
在第二蚀刻阻挡层上沉积具有拉应力的第二前金属介电质层；
对第二前金属介电质层进行研磨抛光。
2.如权利要求1所述的形成前金属介电质层的方法，其特征在于，所述缓冲氧化层为氧化硅层。
3.如权利要求1所述的形成前金属介电质层的方法，其特征在于，所述第一蚀刻阻挡层和所述第二蚀刻阻挡层均为氮化硅层。
4.如权利要求1所述的形成前金属介电质层的方法，其特征在于，所述金属硬掩膜层为TiN层。
5.如权利要求1所述的形成前金属介电质层的方法，其特征在于，所述具有压应力的第一前金属介电质层的沉积方法为HDP CVD，压应力范围在100MPa～300MPa。
6.如权利要求1所述的形成前金属介电质层的方法，其特征在于，所述具有拉应力的第二前金属介电质层的沉积方法为SACVD，拉应力范围在100MPa～200MPa。
7.如权利要求6所述的形成前金属介电质层的方法，其特征在于，所述SACVD为HARP。
8.如权利要求1所述的形成前金属介电质层的方法，其特征在于，所述缓冲氧化层的厚度为50～200?，所述第一蚀刻阻挡层或所述第二蚀刻阻挡层的厚度为200～800?，所述第一前金属介电质层或所述第二前金属介电质层的厚度为1000～10000?，所述金属硬掩膜层的厚度为100～500?。
9.如权利要求1所述的形成前金属介电质层的方法，其特征在于，所有所述沉积工艺的沉积温度均为300℃～500℃。
10.如权利要求1所述的形成前金属介电质层的方法，其特征在于，在进行光刻工艺过程中，在光刻胶底部增加一抗反射涂层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210064633.X/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
