[发明专利]用于FINFET单元的方法和装置

权利要求书

1.一种SRAM单元结构，包括：

中心N阱区域以及在所述中心N阱区域的相对侧上的第一P阱区域和第二P阱区域，所述N阱区域与所述P阱区域的面积比在80％至120％之间，所述SRAM单元结构进一步包括：

至少一个p型晶体管，形成在所述N阱区域中并具有栅电极，该栅电极包括在所述N阱区域中的p型晶体管有源区域上方的栅极电介质和栅极；以及

至少一个n型晶体管，形成在所述第一P阱区域和所述第二P阱区域的每一个中，并且每一个n型晶体管都具有栅电极，该栅电极包括在相应P阱区域中的n型晶体管有源区域上方的栅极电介质和栅极。

2.根据权利要求1所述的SRAM单元结构，进一步包括：

两个交叉连接反相器，被连接以在真实数据存储节点和互补数据存储节点上存储数据，所述交叉连接反相器的每一个都进一步包括作为单鳍FinFET的p型上拉晶体管和作为单鳍FinFET的n型下拉晶体管；

一对传输门晶体管，具有连接至栅极端子的字线，所述传输门晶体管中的每一个都连接在一对真实位线节点和互补位线节点中相应的一个与所述真实数据存储节点和所述互补数据存储节点中的一个之间，每个所述传输门晶体管都为形成在一个所述P阱区域中的单鳍FinFET；

单元正电压源CVdd节点，连接至每个所述上拉晶体管的源极端子以及连接至覆盖所述N阱区域中的单元的CVdd线；以及

第一单元负电源电压节点CVss和第二单元负电源电压节点CVss，连接至覆盖每个所述P阱区域中的单元的第一CVss线和第二CVss线，所述CVss线与所述CVdd线平行；

所述上拉晶体管中的每一个都形成在所述N阱区域中，以及所述下拉晶体管中的每一个都形成在所述第一P阱区域和所述第二P阱区域中相应的一个中。

3.根据权利要求2所述的SRAM单元结构，进一步包括：N阱面积与P阱面积的比率为90％至110％。

4.根据权利要求2所述的SRAM单元结构，进一步包括：一对位线，连接至所述真实位线节点和所述互补位线节点，所述一对位线的每条位线都沿着所述N阱区域与所述第一P阱区域和所述第二P阱区域之间形成的边界进行定位。

5.根据权利要求2所述的SRAM单元结构，进一步包括：

电压控制电路，具有Vdd输出、使能输入、和用于将所述CVdd线上的CVdd电压提供给所述SRAM单元的输出；

其中，所述使能输入具有两种状态，第一状态表示写入循环，第二状态表示读取循环。

6.根据权利要求5所述的SRAM单元结构，其中，在所述写入循环期间，所述电压控制电路输出CVdd电压，所述CVdd电压低于输入到所述电压控制电路的Vdd。

7.根据权利要求6所述的SRAM单元结构，其中，所述电压控制电路输出50与400毫伏之间的CVdd电压，所述CVdd电压低于所述Vdd输入上的电压。

8.根据权利要求5所述的SRAM单元结构，在所述读取循环期间，所述电压控制电路输出CVdd电压，所述CVdd电压等于或大于输入到所述电压控制电路的Vdd。