[发明专利]垂直式半导体元件及其制造方法

权利要求书

1.一种垂直式半导体元件，其特征在于，包含：

一基板，其具有一第一表面与一第二表面，且该第一表面与第二表面之间，具有贯穿该基板的多个导电栓所形成的导电矩阵；

一半导体层，形成于该第一表面上，其具有一第三表面与一第四表面，其中该第四表面面向该第一表面；

一第一电极，形成于该第三表面上；以及

一第二电极，形成于该第二表面上，用以电连接该导电矩阵。

2.如权利要求1所述的垂直式半导体元件，其中，该基板包括一碳化硅基板或一蓝宝石基板。

3.如权利要求2所述的垂直式半导体元件，其中，该半导体层包含一氮化镓层，且该第一电极、该氮化镓层、该导电矩阵、与该第二电极形成一垂直式肖特基位障二极管。

4.如权利要求2所述的垂直式半导体元件，其中，该半导体层包含：

一具有第一导电型杂质掺杂的氮化镓层；

一具有第二导电型杂质掺杂的基极区，形成于该第三表面下的该氮化镓层中，且该基极区与该第一电极电连接；以及

一具有第一导电型杂质掺杂的射极区，形成于该第三表面下的该基极区中，且该射极区与一形成于该第三表面上的第三电极电连接；

其中，该第一电极、该半导体层、该第三电极、该导电矩阵、与该第二电极形成一垂直式双极接面晶体管。

5.如权利要求2所述的垂直式半导体元件，其中，该半导体层包含：

一具有第一导电型杂质掺杂的氮化镓层；

一具有第二导电型杂质掺杂的本体区，形成于该第三表面下的该氮化镓层中，且该本体区与该第一电极电连接；

一具有第一导电型杂质掺杂的射极区，形成于该第三表面下的该本体区中，且该射极区与该第一电极电连接；以及

一具有第二导电型杂质掺杂的注入区，形成于该氮化镓层与该基板之间，并通过该导电矩阵与该第二电极电连接；

且该垂直式半导体元件更包含：

一介电层，形成于该第三表面上；以及

一栅极，形成于该介电层上，

其中，该第一电极、该半导体层、该导电矩阵、该第二电极、该介电层、与该栅极形成一垂直式绝缘栅双极性晶体管。

6.一种垂直式半导体元件制造方法，其特征在于，包含：

提供一基板，其具有一第一表面与一第二表面；

形成一半导体层于该第一表面上，且该半导体层具有一第三表面与一第四表面，其中该第四表面面向该第一表面；

形成一第一电极于该第三表面上；

形成多个穿孔贯穿该基板，且该多个穿孔形成一穿孔矩阵；

形成多个导电栓于该多个穿孔中，以形成一导电矩阵；以及

形成一第二电极于该第二表面上，用以电连接该导电矩阵。

7.如权利要求6所述的垂直式半导体元件制造方法，其中，该基板包括一碳化硅基板或一蓝宝石基板。

8.如权利要求7所述的垂直式半导体元件制造方法，其中，该形成该半导体层的步骤，包含形成一氮化镓层，且该第一电极、该氮化镓层、该导电矩阵、与该第二电极形成一垂直式肖特基位障二极管。

9.如权利要求7所述的垂直式半导体元件制造方法，其中，该形成该半导体层的步骤包含：

形成一具有第一导电型杂质掺杂的氮化镓层；

于该第三表面下的该氮化镓层中，形成一具有第二导电型杂质掺杂的基极区，且该基极区与该第一电极电连接；以及

于该第三表面下的该基极区中，形成一具有第一导电型杂质掺杂的射极区，且该射极区与一形成于该第三表面上的第三电极电连接；

其中，该第一电极、该半导体层、该第三电极、该导电矩阵、与该第二电极形成一垂直式双极接面晶体管。

10.如权利要求7所述的垂直式半导体元件制造方法，其中，该半导体层包括第一导电型杂质掺杂的氮化镓层，且该形成该半导体层的步骤包含：

形成该氮化镓层；

于该氮化镓层中，形成一具有第二导电型杂质掺杂的本体区，且该本体区与该第一电极电连接；

于该本体区中，形成一具有第一导电型杂质掺杂的射极区，且该射极区与该第一电极电连接；以及

于该氮化镓层与该基板之间，形成一具有第二导电型杂质掺杂的注入区，该注入区通过该导电矩阵与该第二电极电连接；

且该垂直式半导体元件制造方法更包含：

形成一介电层于该第三表面上；以及

形成一栅极于该介电层上，

其中，该第一电极、该半导体层、该导电矩阵、该第二电极、该介电层、与该栅极形成一垂直式绝缘栅双极性晶体管。