[发明专利]Turbo-STBC系统中生成软判决度量的实现方法

说明书

技术领域

本发明涉及无线通信领域，且更具体地涉及一种Turbo-STBC(Space Time Block Code，空时分组码)系统中生成LLR(Log likelihood Ratio，对数似然比)软判决度量的实现方法。

背景技术

Turbo码作为一种可逼近香农限的信道编码方案，以其优异的性能被广泛应用于无线通信系统中，Turbo码将卷积码和随机交织器有机地结合，实现了随机编码，解码器通过采用软输入软输出迭代译码来近似最大似然译码，可获得较高的解码增益。

STBC是一种MIMO(Multiple Input Multiple Output，多输入多输出)多天线系统常用的发送分集编码方式，编译码方式简单，与具有较大编码增益的外码级联时，级联系统的性能将有较大提高。在Turbo-STBC级联系统中，发送端将调制后的数据经Turbo编码器编码后再进行STBC编码并发送，接收端采用级联译码可使两种编码有机结合，使系统同时获得信道编码增益和发送分集增益。

然而，常用的STBC解码算法是一种硬输出解码，STBC解码器输出的是经判决后恢复出的比特数据，不能用于Turbo软输入软输出迭代译码，因此在Turbo-STBC级联系统中，如何将STBC接收机恢复出的调制符号转化Turbo解码器所需要的LLR软判决度量的算法就显得尤为关键。传统LLR生成算法一般基于接收符号与标准星座点之间的欧式距离，且需要对所有星座点进行遍历运算并比较，算法复杂，运算量大，不利于硬件实现。

发明内容

本发明提供了一种在2发送天线2接收天线构成的Turbo-STBC级联系统中生成LLR软判决度量的实现方法。该方法基于FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)平台设计实现，包括STBC解码模块以及LLR软判决度量生成模块，分别实现STBC解码和LLR运算，且在进行LLR生成模块的设计时采用简易算法，解决了传统LLR算法硬件实现复杂度高的问题。

实现本发明的具体技术手段有：

1、一种Turbo-STBC系统中生成软判决度量的实现方法，其特征在于：该方法通过在FPGA硬件平台上设计接收端LLR生成器模块来实现，其中接收端LLR生成器模块由信道估计输入缓存器，基带数据输入缓存器，噪声方差输入缓存器，STBC解码器，LLR运算器，输出缓存器构成；

1.1.信道估计输入缓存器，基带数据输入缓存器，噪声方差输入缓存器，通过其内部输入控制器将输入LLR生成器模块的信道参数、接收端基带信号以及噪声方差信号进行缓存，并输入各自的内部FIFO(First In First Out，先入先出)缓存单元；

1.2.STBC解码器模块用于STBC结合算法的实现，该模块从信道估计输入缓存器、基带数据输入缓存器中读入信道参数和接收端基带信号，并通过内部运算电路进行STBC结合运算；

1.3.LLR运算器模块用于LLR软判决度量生成算法的实现，该模块将STBC解码器的输出信号以及噪声方差输入缓存器中的噪声方差信号进行LLR运算，将运算结果送入输出缓存器并作为最终结果输出。

2.前述1.2中，STBC解码器内部由运算单元复用控制器和可复用实部运算模块、可复用虚部运算模块构成，两个可复用运算模块可根据运算单元复用控制器输入的控制信号高低电平的改变进行运算模式的切换，在对相邻的基带信号进行STBC结合运算时，实现运算电路的时分复用。

3.前述1.3中，LLR运算器采用LLR简化算法，该算法针对QPSK(Quadrature Phase Shift Keying，四相相移键控)调制方式对传统算法进行进一步简化，简化算法中各调制比特的LLR值表述为：

LLR(b0)=-Im(si)·2σ2]]>