[发明专利]高压半导体元件

说明书

技术领域

本发明涉及一种高压半导体元件，尤其是涉及一种可与金属氧化物半导体(metal-oxide-semiconductor，MOS)晶体管元件整合的高压半导体元件。

背景技术

晶体管元件(transistor device)为电路中用于开关的切换或增强电子信号的元件。在早期的固态电子电路发展是以双载流子接面晶体管(bipolar junction transistor，BJT)元件为主，而随着高速度、低成本、小尺寸数字装置的需求增加，在现代的集成电路中则是以金属氧化物半导体场效晶体管(metal-oxide-semiconductor field transistor，MOSFET)元件为主力。

然而，目前MOSFET元件的击穿电压约小于100伏特(volt，V)，因此无法应用于高压环境或电压高达500V至1200V的超高压环境。因此，目前仍须一种在高压甚或在超高压环境下仍能维持运作的半导体元件。

发明内容

因此，本发明的目的在于提供一种可在高压及超高压环境下运作的半导体元件。

为达上述目的，本发明提供一种高压半导体元件，该高压半导体元件包含有一基底、一设置于该基底上的绝缘层、以及一设置于该绝缘层上的硅层。该硅层更包含至少一第一条状掺杂区、分别设置于该硅层的两端且与该第一条状掺杂区电连接的二端点掺杂区、以及多个第二条状掺杂区，且该多个第二条状掺杂区与该第一条状掺杂区交错设置。该第一条状掺杂区与该多个端点掺杂区包含一第一导电型态，该多个第二条状掺杂区包含一第二导电型态，且该第一导电型与该第二导电型态互补。

根据本发明所提供的高压半导体元件，可轻易与现有的MOS晶体管元件整合，并成为MOS晶体管元件有效的保护元件。更重要的是，由于高压信号流经该第一条状掺杂区时即产生压降，因此当本发明所提供的超高压晶体管元件与常压MOS晶体管元件整合时，常压MOS晶体管元件即可成为一HV-MOS元件。而当本发明所提供的高压半导体元件与HV-MOS晶体管元件整合时，该高压半导体元件可在HV-MOS晶体管元件之前即产生一压降，因此可更提升HV-MOS晶体管元件的高压承受能力，满足超高压需求。

附图说明

图1至图3为本发明所提供的高压半导体元件的一第一较佳实施例的示意图，其中图2为图1中虚线所框示的高压半导体元件的上视图，而图3为图2的高压半导体元件的部分放大示意图；

图4为本发明所提供的高压半导体元件的一第二较佳实施例的示意图。

主要元件符号说明

100高压半导体元件102基底

104绝缘结构106绝缘层

110硅层110a 端点

110b 直线部分112第一条状掺杂区

114第二条状掺杂区116端点掺杂区

120连接线

200MOS晶体管元件 202栅极

204第一掺杂区206第二掺杂区

S源极端D漏极端

具体实施方式

请参阅图1与图3，图1与图3为本发明所提供的高压半导体元件的一第一较佳实施例的示意图，其中图2为图1中虚线所框示的高压半导体元件的上视图，而图3为图2的高压半导体元件的部分放大示意图。如图1与图2所示，本较佳实施例所提供的高压半导体元件100包含一基底102，基底102上可包含集成电路所需的不同元件，例如一MOS晶体管元件200，而此MOS晶体管元件200可为一常压MOS晶体管元件或一高压MOS晶体管元件。且MOS晶体管元件200可包含一栅极202、一第一掺杂区204、与一第二掺杂区206。第一掺杂区204与第二掺杂区206可作为MOS晶体管元件200的轻掺杂漏极(lightly-doped drain，LDD)或作为MOS晶体管元件200的漂移区域。此MOS晶体管元件200和高压半导体元件100通过导体连接线相连，且此连接处为MOS晶体管元件200的源极端S，另一连接第二掺杂区206连接处为源极端S。另外MOS晶体管元件200可选择性具有例如场氧化层或(field oxide layer，FOX)或浅沟隔离(shallow trench isolation，STI)等的绝缘结构104，设置于栅极202边缘的基底102中。另外，基底102上还包含一尺寸不同于一般绝缘结构104的绝缘层106，用以作为本较佳实施例所提供的高压半导体元件的设置场所，而绝缘层106也可为一场氧化层或一浅沟隔离。