[发明专利]一种基于边界扫描机制的电路系统机内测试装置

说明书

技术领域

本发明属于机内测试装置，具体涉及一种基于边界扫描机制的电路系统机内测试装置。

背景技术

卫星、飞船等航天飞行器的成功发射与安全运行具有重大的经济价值和社会影响。电路系统是航天飞行器极为重要的组成部分，为了保证航天飞行器电路系统的可靠性，在发射前，必须进行充分的测试，通过测试覆盖飞行器电路系统所有可能发生的故障来确保发射的可靠性和安全性。为了实现上述技术要求，必须从航天飞行器电路系统设计开始就全面考虑测试性能的需求，通过嵌入机内测试装置来提高其测试诊断能力。

机内测试(BIT：Built-in test)是产品或设备本身为故障检测与诊断提供的自动测试能力。完成BIT功能的硬件被称为机内测试装置BITE(Built-in Test Equipment)机内测试装置。不同于传统的故障诊断与监控技术，BIT技术包含了一种新的“测试性设计”概念：它要求在产品设计的开始就考虑测试问题，并同时进行测试性设计，通过良好的结构化和层次性设计，利用设计在产品内部的自测试装置对产品进行测试与诊断，BITE在电路系统的测试与诊断中具有广泛的应用。

在电路系统BITE的设计过程中，要求尽可能全面地获取电路系统的状态信息数据，以实现较高的故障覆盖率。传统BITE设计中主要采用基于功能测试的测试信息获取方法，直接通过被测设备的输入/输出端口进行“黑箱”测试，电路内部节点的状态通过“敏化”处理映射到原始输入/输出端口。

对于航天飞行器，由于广泛应用了超大规模集成电路，其功能和结构非常复杂，采用传统“黑箱”测试方法进行BITE设计的过程中，进行“敏化”处理相当困难，而且内部节点能进行“敏化”的数量有限，所能实现的故障覆盖率有限，难以满足诸如航天飞行器电路系统测试的需求。此外，航天飞行器电路系统的设计过程中通常采用层次化的系统结构，包括分系统级、电路板级、元器件级等多层次，在BITE的设计过程中需要考虑各层次故障的逐级检测与隔离。

针对超大规模集成电路的BITE设计问题，IEEE1149.1标准提供了一种基于边界扫描机制的解决方案。边界扫描机制的主要思想是：通过在芯片管脚和芯片内部逻辑电路之间，即芯片的边界上增加边界扫描单元，实现对芯片管脚状态的串行设定和读取，从而提供从元器件级到电路板级乃至系统级的标准测试框架。边界扫描机制的应用可以大大地提高超大规模集成电路BITE测试信息获取的能力，进而提高其故障检测率与隔离率。目前，国内外元器件生产厂商为争夺市场占有率，在大规模集成电路设计和制造中纷纷采用边界扫描机制，把边界扫描测试所需的硬件资源集成在芯片内，提供了元器件级的基于边界扫描机制的机内测试平台。但针对卫星、飞船等航天飞行器中的复杂电路系统，由于结构组成层次多，电路复杂，目前缺少有效的机内自测试手段，自测试与诊断能力不强，主要依靠充分的地面测试来保证系统的可靠性与安全性。

发明内容

本发明目的在于通过设计一种基于边界扫描机制的电路系统机内测试装置，实现卫星等航天飞行器复杂电路系统分系统级、电路板级、元器件级等不同级别故障的分层诊断与定位，并为其他类似复杂电路系统机内测试装置的设计提供参考。

为了实现上述发明目的，本发明采用的技术方案是：

基于边界扫描机制的电路系统机内测试装置采取分层集成BITE结构，该结构包括分系统级BITE、电路板级BITE，元器件级BITE；所述分系统级BITE通过系统级高速数据总线与外部数据管理系统互连，往下一级通过系统级测试和维修总线与所述电路板级BITE及其它分系统中其它被测电路板互连，所述电路板级BITE往下一级通过边界扫描测试总线与元器件级BITE及电路板中其它元器件互连。

所述分系统级BITE由测试生成、测试矢量库、故障诊断、通讯接口1、通讯接口2单元组成；所述测试生成单元的输出连接到测试矢量库单元和故障诊断单元；测试矢量库的输出与通讯接口1和故障诊断单元连接；通讯接口2与外部数据管理系统连接；通讯接口1与电路板级BITE连接。