[发明专利]集成电路芯片和半导体存储器件

说明书

相关申请的交叉引用

本申请要求2011年10月18日提交的韩国专利申请No.10-2011-0106580的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种能够识别集成电路芯片的状态的半导体电路芯片，以及一种能够识别半导体存储器件的状态的半导体存储器件。

背景技术

随着诸如存储器件(动态随机存取存储器DRAM和闪存FLASH)的集成电路芯片的集成度增加，用于测试集成电路芯片的时间量和成本可能增加。传统地，为了识别集成电路芯片的状态，例如内部温度、内部电压或者数据是否被正常储存，在集成电路芯片中增加了单独的测试引脚以输出与集成电路芯片的状态有关的信息，或者，经由数据输入/输出引脚输出集成电路芯片的状态信息。

当增加单独的测试引脚来测试集成电路芯片时，因增加了测试引脚而增加了测试时间和成本。另外，当通过经由数据输入/输出引脚输出集成电路的状态信息来测试集成电路芯片时，在经由数据输入/输出引脚输出芯片的状态信息的同时不能经由所述数据输入/输出引脚输出储存在储存单元(例如，DRAM中的存储器单元)中的数据。因此，由于要另外地执行数据输出测试以识别所储存的数据，因此测试时间和成本可能增加。

发明内容

本发明的实施例针对一种能够在不需要额外的测试引脚的情况下识别集成电路芯片的状态的集成电路芯片。

根据本发明的一个实施例，一种集成电路芯片包括：内部电路，被配置成产生输出数据；反相判定单元，被配置成根据与集成电路芯片的状态有关的状态信息将反相信号激活/去激活；以及信号输出电路，被配置成响应于所述反相信号而将所述输出数据反相或不将所述输出数据反相，并输出反相的或未反相的输出数据。

根据本发明的另一个实施例，一种半导体存储器件包括：单元阵列区；多个数据总线，被配置成传送从所述单元阵列区输出的多个数据比特；并行串行转换电路，被配置成将加载在所述多个数据总线上的并行数据转换成串行数据；反相判定单元，被配置成根据与所述半导体存储器件的状态有关的状态信息将反相信号激活/去激活；以及数据输出电路，被配置成响应于所述反相信号而将从所述并行串行转换电路输出的串行数据反相，并输出反相的数据到数据焊盘。

附图说明

图1示出根据本发明的一个实施例的集成电路芯片。

图2示出根据本发明的第一实施例的半导体存储器件。

图3A示出图2的反相判定单元的第一实例。

图3B示出图2的反相判定单元的第二实例。

图4示出根据本发明的第二实施例的半导体存储器件。

图5是示出图4的半导体存储器件的操作的流程图。

图6示出根据本发明的第三实施例的半导体存储器件。

具体实施方式

下面将参照附图更详细地描述本发明的示例性实施例。但是，本发明可以以不同的方式实施，而不应解释为限定为本文所列的实施例。确切地说，提供这些实施例是为了使本说明书充分和完整，并向本领域技术人员充分传达本发明的范围。在本说明书中，相同的附图标记在本发明的不同附图和实施例中表示相同的部分。

图1示出根据本发明的一个实施例的集成电路芯片。

集成电路芯片10包括集成电路100、反相判定单元200和信号输出电路300。图1示出提供了一个输出数据信号OUT_SIG，但是本发明也可以适用于包括多个输出数据信号OUT_SIG的集成电路芯片。在下文，出于说明的目的，提供一个输出数据信号OUT_SIG作为实例。

内部电路100被配置成产生输出数据信号OUT_SIG。当集成电路芯片10是CPU时，内部电路100可以包括被配置成执行各种操作的操作电路，或者被配置成分析命令和产生控制信号的控制电路。在CPU实例中，输出数据信号OUT_SIG可以包括经由数据总线输出至CPU外部电路的数据或控制信号。当集成电路芯片10为半导体存储器件时，内部电路100可以包括被配置成储存输入的数据并输出所储存的数据的存储器电路。在存储器电路实例中，输出数据信号OUT_SIG可以包括储存在存储器单元中的数据。