[发明专利]数据交换系统及其工作模式的自协商方法

说明书

技术领域

本发明涉及高速接口技术，尤其涉及一种数据交换系统及其工作模式的自协商方法。

背景技术

一般情况下，数据交换系统可以包括介质接入控制(Media Access Control，简称为：MAC)芯片(又称交换芯片)、物理层(Physical，简称为：PHY)芯片、收发模块以及中央处理器(Central Processing Unit，简称为：CPU)。其中，以太网的数据链路层可以包括MAC子层和逻辑链路控制(Logical Link Control，简称为：LLC)子层，而MAC芯片不但要实现MAC子层和LLC子层的功能，还要提供符合规范的外设互联标准(Peripheral Component Interconnect，简称为：PCI)界面以实现和主机的数据交换。MAC芯片的一端通过PCI总线与CPU相连，另外一端就与PHY芯片相连。物理层包括物理编码子层(Physical Coding Sublayer，简称为：PCS)、物理介质接入(Physical Media Access，简称为：PMA)子层以及物理介质关联(Physical Media Dependent，简称为：PMD)子层。PHY芯片是实现物理层所有子层的功能的重要功能器件。PHY芯片实现了与MAC芯片与及外部网络的数据交换功能。现有技术中，MAC芯片与PHY芯片之间的高速接口可以包括：支持40G的XLAUI接口和支持100G的CAUI接口两种。当MAC芯片与PHY芯片的PCS通过XLAUI接口或者CAUI接口彼此连接时，数据交换系统会使用支持PMD子层单模光纤接口的四通道小型可拔插光模块(Quad Small Form-factor Pluggable，简称为：QSFP+)光模块或者CFP光模块作为收发模块进行数据的收发。

然而，支持PMD子层单模光纤接口的QSFP+光模块或者CFP光模块的价格昂贵，并且仅限于短距离传输。

发明内容

为了降低成本的同时提高数据传输系统的传输距离，本发明提供一种数据交换系统，包括：交换芯片、物理层芯片、中央处理器CPU，以及N个小型可拔插SFP+光模块；

所述交换芯片通过N通道接口与所述物理层芯片的物理编码子层相连接，以使所述物理编码子层工作在(N*10)G的模式下；

所述物理层芯片物理介质关联子层工作在10G SFP+模式，通过N个SFI接口分别与所述N个SFP+光模块相连接；

所述CPU通过I2C接口与所述N个SFP+光模块相连，通过PCIE接口与所述交换芯片相连，N为大于等于1的正整数。

本发明还提供了一种数据交换系统工作模式的自协商方法，包括：

如果数据交换系统中的N条链路均建立连接关系，且N个SFP+光模块的型号一致，则在N条链路上分别发送探测报文；

如果在预设时间内，N条链路均接收到接收端设备发送的用于回应所述探测报文的回应报文，则将所述数据交换系统的工作模式从N*10G模式切换到1*(N*10)G模式。

本发明的技术效果是：通过令物理层芯片的PCS子层工作在(N*10)G的模式下，PMA子层工作在10GSFP+模式下，在硬件上使用N个成熟的SFP+模块拼接成一个(N*10)G的端口，使得该数据交换系统实现高速传输数据的前提下，其收发模块可以支持40公里以上的长距离传输。

附图说明

图1为本发明实施例一提供的数据交换系统的结构示意图；

图2为本发明实施例二提供的数据交换系统的控制方法流程图；

图3为本发明实施例三提供的数据交换系统工作模式的自协商方法流程图；

图4为本发明实施例三提供的数据交换系统工作模式的自协商方法中步骤301的详细流程图；

图5为本发明实施例四提供的数据交换系统工作模式的自协商方法流程图。

具体实施方式

图1为本发明实施例一提供的数据交换系统的结构示意图，如图1所示，该高速接口系统包括：交换芯片1，物理层芯片2，中央处理器3以及N个小型可拔插SFP+光模块4，N为大于等于1的正整数。