[发明专利]反调STI形成有效
申请号: | 201210074766.5 | 申请日: | 2012-03-20 |
公开(公告)号: | CN103117243A | 公开(公告)日: | 2013-05-22 |
发明(设计)人: | 张开泰;陈颐珊;陈欣志;柯志欣;万幸仁 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L21/762 | 分类号: | H01L21/762 |
代理公司: | 北京德恒律师事务所 11306 | 代理人: | 陆鑫;房岭梅 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 反调 sti 形成 | ||
1.一种方法,包括:
在衬底上方形成硬掩模;
图案化所述硬掩模以形成第一多个沟槽;
在所述第一多个沟槽中填充有介电材料,以形成多个介电区域;
从所述多个介电区域之间去除所述硬掩模,其中,由去除的硬掩模留下第二多个沟槽;以及
实施外延步骤,以在所述第二多个沟槽内生长半导体材料。
2.根据权利要求1所述的方法,其中,图案化所述硬掩模的步骤包括:
在所述硬掩模上方形成芯轴层;
图案化所述芯轴层,以形成多个芯轴;
形成隔离层,所述隔离层包括:所述多个芯轴的顶面上方的顶部,和所述多个芯轴的侧壁上的侧壁部;
蚀刻所述隔离层,以去除所述隔离层的所述顶部,其中,将所述隔离层的所述侧壁部的部分保持为未蚀刻;以及
使用所述隔离层的所述侧壁部的部分作为蚀刻掩模,蚀刻所述硬掩模。
3.根据权利要求1所述的方法,进一步包括:
在形成所述硬掩模的步骤之前,在所述衬底上方形成焊盘氧化物层;以及
在去除所述硬掩模步骤之后,和在实施所述外延步骤之前,蚀刻所述焊盘氧化物层的部分,以暴露所述衬底的顶面。
4.根据权利要求1所述的方法,其中,所述衬底包括半导体材料。
5.根据权利要求1所述的方法,其中,所述衬底和在所述外延步骤中生长的所述半导体材料由基本上相同的材料形成。
6.根据权利要求5所述的方法,其中,所述衬底是晶体硅衬底,且所述半导体材料由晶体硅形成。
7.根据权利要求1所述的方法,进一步包括,在所述半导体材料中的一个的顶面处形成晶体管。
8.一种方法,包括:
在半导体衬底上方形成焊盘氧化物层;
在所述焊盘氧化物层上方形成硬掩模;
在所述硬掩模上方形成芯轴层;
实施第一光刻工艺,以图案化所述芯轴层,并形成多个芯轴;
形成隔离层,其中,所述隔离层包括所述芯轴上方的顶部,和所述芯轴侧壁上的侧壁部;
图案化所述隔离层,以留下所述隔离层的所述侧壁部;
蚀刻所述硬掩模和所述焊盘氧化物层,以形成硬掩模图案和焊盘氧化物图案,其中,使用所述隔离层的所述侧壁部作为蚀刻掩模,实施所述蚀刻步骤;
去除所述隔离层的所述侧壁部;
在所述硬掩模图案和所述焊盘氧化物图案之间的间隙内填充有介电材料;
去除所述硬掩模图案和所述焊盘氧化物图案;以及
实施外延工艺,以在由去除的所述硬掩模图案和所述焊盘氧化物图案所留下的间隙中生长半导体材料。
9.根据权利要求8所述的方法,其中,图案化所述隔离层的步骤包括两次光刻工艺。
10.一种方法,包括:
在半导体衬底的顶面上方形成电介质图案,其中,通过所述电介质图案之间的间隙,暴露所述半导体衬底的部分;以及
实施外延工艺,以在所述间隙中生长外延区域,其中,所述外延区域从所述半导体衬底生长,并且其中,所述外延区域和所述半导体衬底由基本上相同的半导体材料形成。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210074766.5/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造