[发明专利]静电放电电路无效
| 申请号： | 201210075013.6 | 申请日： | 2012-03-20 |
| 公开（公告）号： | CN102611093A | 公开（公告）日： | 2012-07-25 |
| 发明（设计）人： | 孔庆河;丁俊;张振浩 | 申请（专利权）人： | 上海艾为电子技术有限公司 |
| 主分类号： | H02H9/04 | 分类号： | H02H9/04 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 骆苏华 |
| 地址： | 200233 上海市徐*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 静电 放电 电路 | ||
1.一种静电放电电路，其特征在于，包括：分压电路、第一NMOS管和第二NMOS管；
所述分压电路的正极输入端连接高压输入端，负极输入端耦接于地，输出端连接所述第一NMOS管的栅极，用于输出导通第一NMOS管的偏置电压；
所述第一NMOS管的漏极连接高压输入端，源极连接所述第二NMOS管的漏极；所述第二NMOS管的源极接地，栅极耦接于地。
2.如权利要求1所述的静电放电电路，其特征在于，所述分压电路包括第一电容器件和第二电容器件，所述第一电容器件的一端连接高压输入端，另一端连接第二电容器件的一端，并作为所述分压电路的输出端；所述第二电容器件的另一端耦接于地。
3.如权利要求2所述的静电放电电路，其特征在于，所述第一电容器件包括第一PMOS管，所述第二电容器件包括第二PMOS管，所述第一PMOS管的栅极连接高压输入端，源极和漏极相连且均连接第二PMOS管的栅极；所述第二PMOS管的源极和漏极相连且均耦接于地，栅极作为所述分压电路的输出端。
4.如权利要求2所述的静电放电电路，其特征在于，所述第一电容器件的电容值与第二电容器件的电容值的比值在1∶1～2∶1的范围内。
5.如权利要求1所述的静电放电电路，其特征在于，所述静电放电电路还包括第一阻抗元件，所述第一阻抗元件的一端连接所述分压电路的负极输入端和第二NMOS管的栅极，另一端接地。
6.如权利要求5所述的静电放电电路，其特征在于，所述第一阻抗元件包括第一电阻。
7.如权利要求1所述的静电放电电路，其特征在于，所述分压电路包括第二阻抗元件和第三阻抗元件，所述第二阻抗元件的一端连接高压输入端，另一端连接第三阻抗元件的一端并作为所述分压电路的输出端；所述第三阻抗元件的另一端耦接于地。
8.如权利要求7所述的静电放电电路，其特征在于，所述第二阻抗元件为第二电阻；所述第三阻抗元件为第三电阻。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海艾为电子技术有限公司，未经上海艾为电子技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210075013.6/1.html，转载请声明来源钻瓜专利网。
