[发明专利]CMOS器件及其制造方法有效

专利信息
申请号: 201210075694.6 申请日: 2012-03-21
公开(公告)号: CN103325787B 公开(公告)日: 2017-05-03
发明(设计)人: 徐秋霞;赵超;许高博 申请(专利权)人: 中国科学院微电子研究所
主分类号: H01L27/092 分类号: H01L27/092;H01L21/8238
代理公司: 北京蓝智辉煌知识产权代理事务所(普通合伙)11345 代理人: 陈红
地址: 100029 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: cmos 器件 及其 制造 方法
【权利要求书】:

1.一种CMOS器件,包括:

第一MOSFET;

与第一MOSFET类型不同的第二MOSFET;

覆盖在第一MOSFET上的第一应力层,具有第一应力,第一应力层包括DLC,具有4~12GPa的应力;

覆盖在第二MOSFET上的第二应力层,其中部分的DLC的第一应力层具有掺杂离子而转变为应力不同的第二应力层,

其中第一、第二MOSFET包括的栅极导电层的材料为材质不同的金属单质或金属合金或金属氮化物,掺杂离子对于PMOS而言包括Ga、In及其组合,对于NMOS而言包括Sb、As及其组合。

2.如权利要求1的CMOS器件,其中,第一应力和第二应力类型相同,且第二应力的绝对值小于第一应力。

3.如权利要求1的CMOS器件,其中,第二应力的类型与第一应力不同。

4.如权利要求1的CMOS器件,其中,第一应力或第二应力之一为零应力。

5.一种CMOS器件的制造方法,包括步骤:

形成第一MOSFET,以及与第一MOSFET类型不同的第二MOSFET,其中第一、第二MOSFET包括的栅极导电层的材料为材质不同的金属单质或金属合金或金属氮化物;

在第一MOSFET和第二MOSFET上形成第一应力层,具有第一应力,第一应力层包括DLC,具有4~12GPa的应力;

选择性地向第二MOSFET上的DLC的第一应力层掺杂,掺杂离子使得第二MOSFET上的部分DLC的第一应力层转变为第二应力层,具有与第一应力不同的第二应力,掺杂离子对于PMOS而言包括Ga、In及其组合,对于NMOS而言包括Sb、As及其组合。

6.如权利要求5的CMOS器件的制造方法,其中,第一应力和第二应力类型相同,且第二应力的绝对值小于第一应力。

7.如权利要求5的CMOS器件的制造方法,其中,第二应力的类型与第一应力不同。

8.如权利要求5的CMOS器件的制造方法,其中,第一应力或第二应力之一为零应力。

9.如权利要求5的CMOS器件的制造方法,其中,选择性地向第二MOSFET上的第一应力层掺杂的步骤具体包括:

形成光刻胶图形,覆盖第一MOSFET上的第一应力层而暴露第二MOSFET上的第一应力层;

采用离子注入,向暴露的第一应力层中掺杂,掺杂离子使得第二MOSFET上暴露的部分第一应力层转变为第二应力层,具有与第一应力不同的第二应力;

去除光刻胶图形。

10.如权利要求9的CMOS器件的制造方法,其中,离子注入掺杂离子之后,还在200~1200℃温度下进行热处理。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201210075694.6/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top