[发明专利]集成电路版图设计规则检查的方法及其系统

说明书

技术领域

本发明属于集成电路设计领域，尤其是属于互连线线宽在65nm及以下的集成电路制造工艺下的集成电路设计优化的技术范畴。

背景技术

集成电路是由设计者借助于电子设计自动化(EDA)工具设计出集成电路版图，交付集成电路制造商，通过电路掩膜制备(Mask)、以及对晶片(Wafer)进行氧化、掺杂、光刻等一系列的制作工艺将电路掩膜转移到晶片上，从而实现其电路功能。集成电路制造中的光刻工艺是指，在使用掩模进行曝光时，将掩模图形复制在半导体硅片表面的光刻胶上，形成光刻图像。在主流微电子制造过程中，光刻是最复杂、最昂贵和最关键的工艺。集成电路制造过程中，往往需要采用几十道光刻工序。目前，集成电路制造工艺的主流技术是采用紫外线包括远紫外线为光源的光刻技术。

在芯片制造中，目前主流的紫外线光刻线宽度是65nm/45nm，并正在朝着28nm/22nm的节点发展。在这些工艺节点下，为了满足芯片制造正确性和成品率的要求，制造厂商对于电路版图有着严格的设计规则要求。这些设计规则既包括不同线网之间的线宽及线间距的要求，也包括同一线网不同走线形成的版图多边形形状上的要求。复杂多样的设计规则对于传统的布线工具提出了功能和性能两方面的挑战。一方面，布线工具需要保证在很短的时间内构造出尽量满足设计规则的版图走线；另一方面，布线工具也需要具备根据设计规则检查修正版图图形的能力。

发明内容

针对上述现有技术的不足，本发明的目的在于提供一种基于多边形操作的集成电路版图设计规则检查的方法，通过该方法，能够将版图图形抽象成一种多边形数据表示，并在此基础上通过预定义的多边形操作进行设计规则的检查。本发明提出的多边形数据表示以及操作具有很低的计算复杂性，能够很好的嵌入到自动布线流程中进行设计规则的检查。对于版图中违反设计规则的图形，本发明提出的方法也会对其作出启发性的标记，供自动布线工具进行局部区域的拆分重布或是设计人员进行版图的微调。

本发明的另一个目的在于提供了一种基于多边形操作的集成电路版图设计规则检查的方法的系统。

为解决上述技术问题，本发明采用如下技术方案：

一种集成电路版图设计规则检查的方法，将版图图形抽象成为由一系列的水平边界定义的多边形数据表示，定义并实现多边形特征抽取方法、多边形之间的逻辑运算方法、多边形连通区域和边界边的枚举遍历操作方法，在此基础之上，进行设计规则的检查和标记。

一种集成电路版图设计规则检查的的系统，其包括以下模块：文件读取模块(1)、多边形构造模块(2)、多边形特征提取模块(3)、多边形操作模块(4)、多边形转换模块(5)、多边形边界边访问模块(6)和设计规则检查模块(7)；

所述文件读取模块(1)基于OpenAccess数据平台，使用内置的lef2oa和def2oa命令将输入的LEF/DEF文件转换为OpenAccess内部数据结构，转换为OpenAccess内部数据结构之后，再进一步将金属互连线和通孔存储在基于矩形的数据结构中，以便进行接下来的操作；

在所述多边形构造模块(2)中，多边形由一系列的顺时针方向的水平边界边表示，首先将构成多边形的原始矩形的水平边加入多边形水平边界集合，并且按照从下往上的顺序排序，之后对于集合中的边按照从下往上的顺序扫描，合并处于相同扫描线上的边，删除处于多边形内部的边，并且按照所在边界的位置重新确定边的起点和终点，最终得到一组无冗余的边界边集合；

在所述多边形特征提取模块(3)中提供了一系列的方法，用于提取版图多边形的各种几何信息，包括计算多边形面积、覆盖多边形的最小边界框、多边形覆盖的最大矩形和判断多边形是否覆盖某几何图形，用于设计规则检查；

在所述多边形操作模块(4)中提供基本的多边形与多边形之间的加、减及与的操作方法，所述加操作将两个多边形的两组边界边合并为一组，之后通过所述多边形构造模块得到这一组初始边所对应的新的多边形表示；所述减操作保持被减多边形的顺时针边界边，而将减去的多边形的边界边变为逆时针之后，跟前一组边界边合并为一组，并调用多边形构造模块得到新的多边形表示；所述与操作将原始多边形的边界边都变为反向的逆时针方向，进行加操作，然后再将得到的多边形边界边变为顺时针方向，从而得到与操作的多边形表示；

在所述多边形转换模块(5)中提供多边形到矩形集合的分割操作，可以按照水平或垂直方向将多边形分割成两两之间相互连接但不重叠的矩形集合，供设计规则检查使用；还提供矩形集合的枚举操作，能够将多边形包含的最大矩形组成的集合提取出来，供设计规则检查使用；