[发明专利]跨导运算放大器

说明书

技术领域

本发明涉及一种半导体集成电路，特别是涉及一种跨导运算放大器。

背景技术

高增益跨导运算放大器在CMOS模拟集成电路中的应用很广。为了得到高增益，常用的结构是两级运算放大器和采用增益自举技术的运算放大器。由于两级运算放大器中不可避免要使用频率补偿技术，使得这种结构的运算放大器的带宽较小。采用增益自举技术的运算放大器，包括差分电路和共源共栅自举电路，其中差分电路分为采用NMOS管即N型沟道MOS场效应管和采用PMOS管P型沟道MOS场效应管两种结构，其中差分电路采用NMOS管的增益自举运算放大器结构如图1所示，包括差分电路和共源共栅自举电路，所述差分电路包括NMOS管C1、C2和一个恒流源Ic，所述NMOS管C1的源极与所述NMOS管C2的源极相连接，然后通过一个恒流源Ic连接到接地端，所述恒流源Ic电流的方向由所述NMOS管C1与C2的源极指向接地端；所述共源共栅自举电路包括辅助放大器Ap和An，PMOS管C3、C4、C5和C6，以及NMOS管C7、C8、C9和C10；所述NMOS管C1的漏极连接到所述PMOS管C3的漏极和所述PMOS管C4的漏极的其中任意一个，所述NMOS管C2的漏极连接到所述PMOS管C3的漏极和所述PMOS管C4的漏极中的另外一个，使得所述差分电路与所述共源共栅自举电路相连接；所述PMOS管C3的源极与所述PMOS管C4的源极连接到电源端；所述PMOS管C3的栅极与所述PMOS管C4的栅极相连接，并且作为偏置电压Vb1端；所述PMOS管C3的漏极还连接到PMOS管C5的源极，所述PMOS管C4的漏极还连接到PMOS管C6的源极；所述PMOS管C3的漏极和所述PMOS管C4的漏极作为辅助放大器Ap的输入端，所述PMOS管C5的栅极和所述PMOS管C6的栅极作为辅助放大器Ap的输出端；所述PMOS管C5的漏极连接到NMOS管C7的漏极，所述PMOS管C6的漏极连接到NMOS管C8的漏极；所述NMOS管C7的源极和所述NMOS管C8的源极作为辅助放大器An的输入端，所述NMOS管C7的栅极和所述NMOS管C8的栅极作为辅助放大器An的输出端；所述NMOS管C7的源极还连接到NMOS管C9的漏极，所述NMOS管C8的源极还连接到NMOS管C10的漏极；所述NMOS管C9的栅极与NMOS管C10的栅极相连接，并且作为偏置电压Vb4端；所述NMOS管C9的源极与所述NMOS管C10的源极接地。所述NMOS管C1和C2的栅极分别作为辅助增益自举运算放大器的两个信号输入端；所述PMOS管C5的漏极和所述PMOS管C6的漏极作为辅助增益自举运算放大器的两个信号输出端。

所述辅助放大器Ap，如图2所示，包括差分电路和共源共栅电路，所述差分电路包括NMOS管CP1、CP2和一个恒流源Icp，所述NMOS管CP1的源极与所述NMOS管CP2的源极相连接，然后通过一个恒流源Icp连接到接地端，所述恒流源Icp电流的方向由所述NMOS管CP1与CP2的源极指向接地端；所述共源共栅电路包括PMOS管CP3、CP4、CP5和CP6，以及NMOS管CP7、CP8、CP9和CP10；所述NMOS管CP1的漏极连接到所述PMOS管CP3的漏极和所述PMOS管CP4的漏极的其中任意一个，所述NMOS管CP2的漏极连接到所述PMOS管CP3的漏极和所述PMOS管CP4的漏极中的另外一个，使得所述差分电路与所述共源共栅自举电路相连接；所述PMOS管CP3的源极与所述PMOS管CP4的源极连接到电源端；所述PMOS管CP3的栅极与所述PMOS管CP4的栅极相连接，并且作为偏置电压Vb1端；所述PMOS管CP3的漏极还连接到PMOS管CP5的源极，所述PMOS管CP4的漏极还连接到PMOS管CP6的源极；所述PMOS管CP5的漏极连接到NMOS管CP7的漏极，所述PMOS管CP6的漏极连接到NMOS管CP8的漏极；所述PMOS管CP5的栅极与所述PMOS管CP6的栅极相连接，并且作为偏置电压Vb2端；所述NMOS管CP7的源极还连接到NMOS管CP9的漏极，所述NMOS管CP8的源极还连接到NMOS管CP10的漏极；所述NMOS管CP7的栅极与所述NMOS管CP8的栅极相连接，并且作为偏置电压Vb3端；所述NMOS管CP9的栅极与NMOS管CP10的栅极相连接，并且作为偏置电压Vb4端；所述NMOS管CP9的源极与所述NMOS管CP10的源极接地；所述NMOS管CP1和CP2的栅极分别作为辅助放大器Ap的两个信号输入端；所述PMOS管CP5的漏极和所述PMOS管CP6的漏极作为辅助放大器Ap的两个信号输出端。