[发明专利]沟槽式井区电场屏蔽功率MOSFET结构及制作方法

说明书

技术领域

本发明涉及一种晶体管结构及制作方法，尤其涉及在功率金属氧化物半导体场效应晶体管结构中形成电场屏蔽井区(shielding junction)的沟槽(trench)式井区(Junction)电场屏蔽功率金属氧化物半导体场效应晶体管结构及制作方法。

背景技术

现有技术中，功率金属氧化物半导体场效应晶体管(Power MOSFET)已被广泛使用在许多的组件与产品的应用上，例如分离组件、光电子组件、电源控制组件、直流对直流转换器、马达驱动等。然而，上述这些应用皆需要特殊的击穿电压、低导通电阻、高开关切换速度、和广大的安全操作区域。此外，在大部分的应用中，该功率金属氧化物半导体场效应晶体管需要能够在有电感性负载的情形发生时被导通与截止，而当功率金属氧化物半导体场效应晶体管从导通状态被切换至截止状态时，该感应负载会在源极(source)端与漏极端之间感应出电磁力，并加快雪崩击穿电流的增加速度，而使得当寄生的双极性晶体管又再度导通时，该半导体组件便会遭到毁损。

目前的功率晶体管产品不断的追求低导通电阻(low Rds-on)，故借由不断的缩短基体深度(Pwell junction depth)及通道长度(Channel length)来达成形成低导通电阻的目的。

然而，在进行缩短基体深度及通道长度的同时，将会衍伸出漏极漏电流(Drain leakage)随之变大或该晶体管的击穿电压随之下降等问题。

故有需要提供一种新的组件结构除了可以实现浅结(shallow junction)达成低导通电阻的目的外，又能同时解决高击穿电压及雪崩能量等的问题。

发明内容

本发明的一个目的是提供沟槽式井区电场屏蔽功率金属氧化物半导体场效应晶体管结构，其具有第一屏蔽井区与第二屏蔽井区，用以增加击穿电压耐受度的与降低漏电流的损失。

本发明的另一目的是提供上述的晶体管结构，且在该栅极(gate)沟槽与该源极沟槽的至少之一的侧壁与底部形成绝缘层，并且在该绝缘层上选择性填充多晶硅层以形成栅极电极与源极电极。

本发明的又一目的是提供上述的晶体管结构，借由调整源极沟槽或门极沟槽的沟槽深度，用以形成浅沟槽或深沟槽以供内嵌源极电极、栅极电极或屏蔽电极。

本发明的再一目的是提供上述的晶体管结构，具有彼此分离的多个多晶硅电极(例如栅极电极与屏蔽电极)，用以达到高耐压与降低电场的目的。

本发明的又一目的是提供上述的晶体管结构，提供多阶沟槽结构，例如二阶沟槽，进一步形成具有上方阶沟槽结构宽度较宽而下方阶沟槽结构较窄的多阶宽窄结构的沟槽结构。

本发明的又一目的是提供沟槽式井区电场屏蔽功率金属氧化物半导体场效应晶体管的制作方法，其通过植入第一离子至外延层以形成第一屏蔽井区，以及通过植入第二离子邻近该外延层的源极沟槽以形成第二屏蔽井区，用以使得该功率金属氧化物半导体场效应晶体管具有高击穿电压耐受度与低漏电流的功效。

为达到上述目的或其它目的，本发明提供一种沟槽式井区电场屏蔽功率金属氧化物半导体场效应晶体管结构，其包含基板、外延层、第一屏蔽井区、第二屏蔽井区、基体接面、介电质层。该外延层设置于该基板的一侧，且该外延层具有栅极沟槽与源极沟槽，且这些沟槽结构的侧壁与底部的其中之一填充绝缘层；该第一屏蔽井区植入在该外延层中，且该第一屏蔽井区包覆该栅极沟槽与该源极沟槽；该第二屏蔽井区植入于该外延层中，且该第二屏蔽井区邻近、部分包覆或包覆该源极沟槽；该基体接面设置于该第二屏蔽井区的一侧，且该基体接面具有邻近该源极沟槽的重掺杂区；该源极接面设置于该基体接面的一侧，且该源极接面具有对应该源极沟槽的源极接点区；该介电质层在该源极接面的一侧，且该介电质层对应该栅极沟槽设置。