[发明专利]非易失存储器的擦除电压产生电路及方法

说明书

技术领域

本申请涉及半导体存储器技术领域，特别是涉及一种非易失存储器的擦除电压产生电路，一种非易失存储器，以及，一种非易失存储器的擦除电压产生方法。

背景技术

随着各种电子装置及嵌入式系统的迅速发展和广泛应用，如计算机、个人数字助理、移动电话、数字相机等，大量需要一种能多次编程，容量大，读写、擦除快捷、方便、简单，外围器件少，价格低廉的非易失性(在断电情况下仍能保持所存储的数据信息)的存储器件。非易失性存储器件就是在这种背景需求下应运而生的。一个非易失存储器通常也是一个MOS管，拥有一个源极(source)，一个漏极(drain)，一个栅极(gate)，另外还有一个浮动栅极(floating gate)。可见，它的构造和一般的MOS管略有不同，多了一个浮动栅极，该浮动栅极被绝缘体隔绝于其他部分。

以闪存(Flash Memory)为例，它是一种基于半导体的非易失存储器，具有系统掉电后仍可保留内部信息、在线擦写等功能特点，闪存通过热电子注入机制实现对器件编程，采用隧道效应(Fower-Nordheim tunneling，FN机制)实现擦除，闪存的擦除是以一个sector(扇区)或者若干个sector为单位进行的。隧道效应是指，在栅极上加一个较高的负电压，在PWELL(P阱，P substrate)上加一个较高的正电压，这样就使得浮动栅极和PWELL之间存在一个很强的电场，该电场可以使能带发生变化，进而给浮动栅极上的电子提供了一条到达PWELL的通路，从而完成对cell(存储单元)的擦除操作。

在擦除期间，准备擦除的非易失存储器单元的word-line(字线)电压为一负压(如-8V)，PWELL电压(flash中cell的做法是，首先做一个深N阱，在深N阱里面再做一个P阱，PWELL电压即施加在这个P阱上的电压，最后cell做在这个P阱里)和源极电压一起接正压(如+8V)；而未被擦除的非易失存储器单元的word-line电压为电源电压，PWELL电压和源极电压同样接正压。在芯片工作时，电源电压允许变化的范围较大，例如1.8V的非易失存储器，电源电压允许变化范围是1.4V至2.5V。这样，准备擦除的非易失存储器单元的word-line电压和PWELL电压都是确定电压，不会存在问题；但是对于未被擦除的非易失存储器单元，由于word-line随电源电压变化，就会存在PWELL-STRESS问题。

具体而言，PWELL-STRESS问题是指，由于flash中cell的擦除是以sector为单位进行的，多个sector构成了一个大的物理block(块)，它们做在同一个P阱里。这样在对某一个sector进行擦除时，施加在该sector上的P阱电压，同样也会施加在其他的sector上，而该条件会对其他sector里的cell产生比较弱的擦除效应，最终可能改变用户的存储值，因此必须避免。

在电源电压较低的非易失存储器中，例如，在电源电压为1.8V的产品中，随着电源电压的变化，未被擦除的非易失存储器单元不仅会遭遇PWELL-STRESS问题，而且电源电压越低，PWELL和word-line之间的电压差值越大，PWELL-STRESS的影响也越显著，从而可能导致这些存储器单元的阈值电压发生变化。

因此，目前需要本领域技术人员迫切解决的一个技术问题就是：如何能够创新地提出一种非易失存储器的擦除电压产生机制，用以减弱甚至避免未被擦除的非易失存储器单元的PWELL-STRESS问题，并保证被擦除的非易失存储器单元的阈值电压会分布在预期范围内。

发明内容

本申请所要解决的技术问题是提供一种非易失存储器的擦除电压产生的电路及方法，以及一种非易失存储器，用以减弱甚至避免未被擦除的非易失存储器单元的PWELL-STRESS问题，并保证被擦除的非易失存储器单元的阈值电压会分布在预期范围内。

为了解决上述技术问题，本申请实施例公开了一种非易失存储器的擦除电压产生电路，包括：

模数转换单元，用于监测电源电压，并将所述电源电压按预设规则转换为对应的逻辑控制信号；

逻辑控制单元，用于在所述逻辑控制信号发生变化时，获取电源电压的变化差值，并依据该差值生成擦除电压调整信号；

电压调整单元，用于根据所述擦除电压调整信号，输出相应的调整电压值；

电压生成单元，用于根据所述调整电压值输出擦除操作时需要的最终字线电压和P阱电压。