[发明专利]半导体集成电路及其驱动方法

权利要求书

1.一种半导体集成电路，包括：

延迟锁定环，所述延迟锁定环被配置为通过将源时钟信号延迟用于获得锁定的第一延迟时间而生成延迟锁定环时钟信号，其中，所述延迟锁定环的更新周期响应于锁定完成之后的更新周期控制信号而被控制；以及

更新周期控制器，所述更新周期控制器被配置为，响应于所述源时钟信号和由所述延迟锁定环提供的多个控制信号而基于在所述延迟锁定环的环路中出现的第二延迟时间来生成所述更新周期控制信号。

2.如权利要求1所述的半导体集成电路，其中，所述延迟锁定环包括：

第一延迟线，所述第一延迟线被配置为，响应于延迟控制信号而由所述第一延迟线延迟所述源时钟信号，并输出所述延迟锁定环时钟信号；

第一复制延迟器，所述第一复制延迟器被配置为，将所述延迟锁定环时钟信号延迟与经过时钟通道的延迟相等的第三延迟时间，并输出反馈时钟信号；

第一信号发生单元，所述第一信号发生单元被配置为，响应于所述源时钟信号和所述反馈时钟信号而生成时钟相位比较信号和锁定完成信号；以及

第二信号发生单元，所述第二信号发生单元被配置为，响应于所述时钟相位比较信号和所述更新周期控制信号而生成所述延迟控制信号。

3.如权利要求2所述的半导体集成电路，其中，所述多个控制信号包括所述延迟控制信号和所述锁定完成信号。

4.如权利要求2所述的半导体集成电路，其中，所述第二延迟时间包括所述第一延迟时间和所述第三延迟时间。

5.如权利要求2所述的半导体集成电路，其中，所述第一信号发生单元包括：

相位比较部，所述相位比较部被配置为，将所述源时钟信号的相位与所述反馈时钟信号的相位进行比较，并基于相位比较而输出所述时钟相位比较信号；以及

边沿检测部，所述边沿检测部被配置为，响应于所述时钟相位比较信号而输出所述锁定完成信号。

6.如权利要求2所述的半导体集成电路，其中，所述第二信号发生单元包括滤波器，所述滤波器被配置为对所述时钟相位比较信号进行滤波。

7.如权利要求4所述的半导体集成电路，其中，所述更新周期控制器包括：

第三信号发生单元，所述第三信号发生单元被配置为，响应于所述源时钟信号、所述锁定完成信号和延迟锁定完成信号而生成同步锁定完成信号和所述更新周期控制信号；以及

第四信号发生单元，所述第四信号发生单元被配置为，将所述同步锁定完成信号延迟所述第二延迟时间或所述第二延迟时间的一部分，并生成所述延迟锁定完成信号。

8.如权利要求7所述的半导体集成电路，其中，所述第四信号发生单元包括：

第二延迟线，所述第二延迟线别配置为，将所述同步锁定完成信号延迟所述第一延迟时间；以及

第二复制延迟器，所述第二复制延迟器被配置为，将所述第二延迟线的输出信号延迟所述第三延迟时间，并输出所述延迟锁定完成信号。

9.如权利要求7所述的半导体集成电路，其中，所述第三信号发生单元包括：

同步部，所述同步部被配置为，将所述锁定完成信号与所述源时钟信号同步，并输出所述同步锁定完成信号；

使能信号发生部，所述使能信号发生部被配置为，响应于所述同步锁定完成信号和所述延迟锁定完成信号而生成使能信号；以及

输出部，所述输出部被配置为，响应于所述使能信号和所述源时钟信号而输出所述更新周期控制信号。

10.如权利要求9所述的半导体集成电路，其中，所述同步部和所述使能信号发生部包括D触发器。

11.如权利要求9所述的半导体集成电路，其中，所述输出部包括：

输出限制器，所述输出限制器被配置为，在所述使能信号被激活的时段期间输出所述源时钟信号；以及

计数器，所述计数器被配置为，对从所述输出限制器输出的所述源时钟信号进行计数。

12.如权利要求11所述的半导体集成电路，其中，所述输出部还包括加法器，所述加法器被配置为将第一值与计数器所输出的计数值相加，并输出所述更新周期控制信号。

13.如权利要求11所述的半导体集成电路，其中，所述输出限制器包括与门，所述与门被配置为对所述使能信号和所述源时钟信号执行“与”运算。