[发明专利]晶圆级MOSFET金属化

说明书

相关申请参考

本申请与由Yimaz等共同转让的名称为“Semiconductor Die Packages Using Thin Dies and Metal Substrates(利用薄管芯和金属衬底的半导体管芯封装)”的美国专利申请No.11/400,729(如今的美国专利No.7,768,075)相关，将其全部内容结合于此用于所有目的。

技术领域

本发明涉及半导体功率器件技术，并且更具体地涉及改进的沟槽垂直MOSFET器件以及用于形成这样的器件的制造方法。

背景技术

半导体封装体在本领域是熟知的。这些封装体有时可以包括一个或多个半导体器件，如集成电路(IC)装置(IC器件，integrated circuit device)、管芯(晶片，die)或芯片(集成电路片，chip)。IC装置可以包括已在由半导体材料制成的衬底上制造的电子电路。这些电路利用许多已知的半导体加工技术如沉积、蚀刻、光刻(photolithography)、退火、掺杂和扩散制成。硅晶圆(silicon wafer)典型地用作在其上形成这些IC装置的衬底。

半导体器件的一个实例是金属氧化物半导体场效应晶体管(MOSFET)器件，其被用在大量电子设备，包括电源、汽车电子、计算机和电池推动装置如移动电话中。MOSFET器件可以用于各种各样的应用，如将电源连接至具有负荷的特定电子器件的开关。MOSFET器件可以形成在沟槽中，该沟槽已被蚀刻入衬底中或已被沉积在衬底上的外延层上。

MOSFET器件通过将适当电压施加至MOSFET器件的栅电极而工作，其接通该器件并形成连接MOSFET的源极(source)和漏极(drain)的通道以允许电流流动。一旦MOSFET器件被接通，电流和电压之间的关系就几乎是线性的，这意味着该器件如同电阻器一样运行。在晶体管，包括MOSFET器件中，期望在该晶体管接通时具有低的漏源接通电阻(漏源电阻，drain-on-source resistance)R_DS(on)。

垂直MOSFET器件典型地努力通过将漏极置于与源极接点(源极触点，source contact)的表面相反(opposite)的表面上来实现低的R_DS(on)。通过将漏极置于与源极接点相反的表面上，缩短了用于电流的传导通路(导电路径，conduction path)，这使得R_DS(on)降低。然而，将漏极和漏极接点置于与放置源极接点的表面相反(并且不同)的表面上，使得很难封装晶体管，特别是对于晶圆级芯片规模封装(WLCSP)，因为必须向该封装体的两个侧面提供电子连接。当利用WLCSP来封装晶体管时，需要将所有接点(包括源极接点、漏极接点和栅极接点)置于封装体的相同侧面(同一个侧面，same side)上。这种类型的构造允许利用在WLCSP的一个表面上的连接于各个晶体管端子(接线端，terminal)的焊球而容易地连接至电路板布线(circuit board trace)。

由于垂直晶体管的R_DS(on)在漏极接点和源极接点置于相反表面上时被优化并且WLCSP在所有的接点在相同表面上时被优化，所以不期望使用WLCSP来封装垂直晶体管。因此，需要一种允许使用所有的接点在一个侧面上的垂直晶体管同时仍然保持低R_DS(on)的优异电性能的系统和方法。

发明内容

本发明的实施方式提供了用于制造具有晶体管(具有在该晶体管的一个侧面上的源极、漏极和栅极接点)的WLCSP器件、同时仍然具有非常低的漏源接通电阻R_DS(on)的优异电性能的技术。