[发明专利]一种低功耗吞吐脉冲式分频器电路

说明书

技术领域

本发明属于微电子技术领域，涉及一种低功耗吞吐脉冲式分频器电路。

背景技术

随着集成电路技术的进步，CMOS工艺成为面向几个GHz应用的首选。然而，射频前端电路较大的功耗仍然是约束系统电池寿命的瓶颈。频率合成器是射频前端电路中的关键模块，它包括压控振荡器、多模分频器、鉴频鉴相器、电荷泵及环路滤波器，是整个射频收发电路消耗功耗的主要部分。其中的多模分频器和压控振荡器工作在锁相环的最高频率，它们的功耗占整个频率综合器功耗的70%以上，因此多模分频器的低功耗设计成为低功耗射频前端电路的关键。

吞吐脉冲式分频器是常用的多模分频器结构，它包括一个双模前置预分频器、可编程计数器P和吞吐脉冲计数器S。信号由双模前置预分频器输入，从可编程计数器输出。吞吐脉冲计数器S的作用是使双模前置预分频器在可编程计数器P的前S个周期为除(N+1)分频，后(P-S)个周期为除N分频，这样得到的分频比为：S×(N+1)+(P-S)×N=PN+S。通过分析吞吐脉冲式分频器的工作状态可以发现，双模前置预分频器中的部分D触发器和吞吐脉冲计数器S的T触发器在后(P-S)个周期内处于闲置状态，对分频功能的实现没有作用却同样在消耗能量。

发明内容

本发明的目的在于针对现有技术的不足，提供一种低功耗吞吐脉冲式分频器电路。

本发明包括双模前置预分频器F、可编程计数器P和吞吐脉冲计数器S；双模前置预分频器F的时钟输入端CK_f接外部输入时钟信号Fin，模式控制信号输入端MC_f与吞吐脉冲计数器S的模式控制信号输出端MC_s连接，分频输出端Fout_f与吞吐脉冲计数器S的时钟输入端CK_s和可编程计数器P的时钟输入端CK_p连接，可编程计数器P的分频输出端Fout_p作为整个分频器电路的分频输出端Fout，并与吞吐脉冲计数器S的重置端reset_s和可编程计数器P的重置端reset_p连接。

所述的双模前置预分频器F包括两个D触发器、一个二输入或门OR、一个二输入与门AND；二输入或门OR的输出端与第一D触发器D1的数据输入端D连接，二输入或门OR的一个输入端和二输入与门AND的一个输入端与第一D触发器D1的反相端出端QB连接，二输入与门AND的另一个输入端与第二D触发器D2的使能输入端en连接作为模式控制信号输入端MC_f，二输入与门AND的输出端与第二D触发器D2的数据输入端D连接，二输入或门OR的另一个输入端与第二D触发器D2的同相输出端Q连接，第一D触发器D1的同相输出端Q作为分频输出端Fout_f，第一D触发器D1的时钟输入端CLK和第二D触发器D2的时钟输入端CLK连接作为双模前置预分频器F的时钟输入端CK_f；

 所述的第一D触发器D1包括六个NMOS管和五个PMOS管，第一NMOS管MN1的栅极和第一PMOS管MP1的栅极连接作为第一D触发器D1的数据输入端D，第五PMOS管MP5的漏极和第六NMOS管MN6的漏极连接作为第一D触发器D1的同相输出端Q；第二PMOS管MP2的源极与第一PMOS管MP1的漏极连接，第一NMOS管MN1的漏极和第二PMOS管MP2的漏极与第三NMOS管MN3的栅极连接；第二NMOS管MN2的漏极与第三NMOS管MN3的源极连接，第三NMOS管MN3的漏极、第三PMOS管MP3的漏极、第四NMOS管MN4的栅极与第四PMOS管MP4的栅极连接；第四NMOS管MN4的漏极与第五NMOS管MN5的源极连接，第五NMOS管MN5的漏极、第四PMOS管MP4的漏极、第六NMOS管MN6的栅极与第五PMOS管MP5的栅极连接，作为第一D触发器D1的反相输出端QB；第二PMOS管MP2的栅极、第二NMOS管MN2的栅极、第三PMOS管MP3的栅极、第五NMOS管MN5的栅极连接作为第一D触发器D1时钟输入端CLK；第一NMOS管MN1的源极、第二NMOS管MN2的源极、第四NMOS管MN4的源极、第六NMOS管MN6的源极接地；第一PMOS管MP1的源极、第三PMOS管MP3的源极、第四PMOS管MP4的源极、第五PMOS管MP5的源极接电源VDD；