[发明专利]包括用于处理多命令描述符块以便利用并发性的主机接口的闪存装置

说明书

技术领域

背景技术

闪存装置可被用作计算机系统(例如，台式机、笔记本计算机、便携式计算机等)或消费装置(例如，音乐播放器、手机、相机等)或其他合适应用的海量存储器。闪存装置可包括一个或更多个闪存(例如，NAND，NOR等)和存取每个闪存的闪存控制器。每个闪存耦合到I/O(输入/输出)总线以及大量的接口控制线。当发出程序命令或擦除命令到存储器装置时，闪存控制器通过I/O总线传递地址和命令数据(以及用于程序操作的写数据)。当发出读命令时，闪存控制器经I/O总线传输地址和命令数据并经/O总线接收读数据。

图1A示出根据合适的通信协议和主机4通信的现有技术闪存装置2。闪存控制器6包括为读/写命令缓存数据的缓存器8，以及为各种算法执行控制程序的微处理器10，算法比如是逻辑块地址(LBA)到物理块地址(PBA)的映射，损耗均衡(wear leveling)，错误纠正码(ECC)等。闪存控制器6还包括和一个或更多个闪存14接口的接口电路12。接口电路12结合执行由微处理器10发起的读/写命令，生成合适的控制信号16并接收来自闪存14的状态信息18。接口电路12还经I/O总线20传输和接收数据，包括存储在缓存器8中的读/写数据或微处理器10生成并传输给和闪存14集成在一起的控制器22的命令数据。

闪存14包括存储器单元阵列24，其可在被称为页的存储器段中存取。在写操作过程中，经I/O总线20从缓存器8接收的写数据首先存储在数据寄存器26中。然后控制器22将写数据从数据寄存器26传输到存储器阵列24中的目标页。在读操作中，存储器阵列24中的页被读入到数据寄存器26中，然后经I/O总线20传输到其在缓存器8中存储的位置。

存在存取时间，其与写操作过程中将存储在数据寄存器26中的写数据编程到存储器阵列24中目标页以及读操作过程中，将来自存储器阵列24中目标页的数据读取到数据寄存器26中有关。通常返回忙状态到闪存控制器6，直到闪存14完成对存储器阵列24的存取。正如下面更详细的描述，闪存装置2可包括被并发编程(例如，并发的写或读操作)的多个闪存，因而重叠闪存的存取时间并增加闪存装置的吞吐量。

图1B示出现有技术闪存装置28，其包含用于实施标准通信协议(例如，多媒体卡(MMC)，通用串行总线(USB)，通用闪存器(UFS)等)和主机4通信的主机接口30。闪存装置28还包括多个闪存14₁-14₃，其中每个闪存14_i包含D1和D2两个装置，并且每个装置都包括存储器阵列24和相应的数据寄存器26。闪存控制器6包含独立的通道32₁-32₃(每个通道都包括控制16、状态18以及I/O总线20，如图1A所示)，用于和相应的闪存14₁-14₃通信。该配置通过采用多个装置和多个通道使得闪存控制器6能执行并发操作来增加吞吐量。例如，闪存控制器6可通过写数据到第一闪存14₁的装置D1和D2中的数据寄存器执行写操作，然后命令第一闪存14₁将数据寄存器编程为每个装置的目标页。在第一闪存14₁的存取时间期间，闪存控制器6可将更多数据写到第二闪存14₂的装置D1和D2中的数据寄存器，然后命令第二闪存14₂将数据寄存器编程为每个装置的目标页。通过写数据到第三闪存14₃，还有更多的数据可被处理，以便所有三个闪存的存取时间由于其并发处理其各自的数据而交叠。通过命令多个闪存从其各自的装置并发读取数据，可为读操作实现类似的性能增强。

发明内容附图说明

图1A示出包含用于存取闪存的闪存控制器的现有技术闪存装置。

图1B示出包含用于实施常规通信协议(例如，多媒体卡(MMC)，通用串行总线(USB)，通用闪存器(UFS)等)的主机接口的现有技术闪存装置。

图2A示出根据本发明实施例的闪存装置，其包含可操作用于接收多命令描述符块的主机接口，该多命令描述符块包含识别主机正在准备请求的多个存取命令的标识符。

图2B是根据本发明实施例的流程图，其中存取命令被分组且然后通过并发存取至少第一和第二闪存而被并发执行。

图2C示出根据本发明实施例的多命令描述符块的例子。

图2D示出并发存取第一和第二闪存的实施例，其中至少部分存取时间重叠。