[发明专利]带隙基准电压源电路和带隙基准电压源

权利要求书

1.一种带隙基准电压源电路，其特征在于，包括第一至第六PMOS管，第一至第四电阻，以及第一至第三NPN型三极管；其中：

第一至第三PMOS管的源极接入电源电压；

第一至第三PMOS管的衬底接入电源电压；

第一至第三PMOS管的栅极与第六PMOS管的漏极及第三电阻的上端相连；

第四至第六PMOS管的衬底都接入电源电压或都与自身源极相连；

第四PMOS管的源极连接第一PMOS管的漏极，第五PMOS管的源极连接第二PMOS管的漏极，第六PMOS管的源极连接第三PMOS管的漏极；

第四至第六PMOS管的栅极连接到第三电阻的下端及第三NPN型三极管的集电极；

第一电阻的上端连接第四PMOS管的漏极，第二电阻的上端连接第五PMOS管的漏极；

第一NPN型三极管的基极和第二NPN型三极管的基极连接于第一NPN型三极管的集电极及第一电阻的下端；

第三NPN型三极管的基极和第二NPN型三极管的集电极一同连接于第二电阻的下端；

第一NPN型三极管的发射极连接于第四电阻的上端；

第二NPN型三极管的发射极，第三NPN型三极管的发射极，以及第四电阻的下端分别接地；

第二电阻的上端作为基准电压输出端。

2.根据权利要求1所述的电路，其特征在于：

所述第一至第三PMOS管的器件参数相同；

所述第四至第六PMOS管的器件参数相同；

第三NPN型三极管、第一NPN型三极管、第二NPN型三极管的发射极面积比为1∶n∶1，所述n为正数。

3.根据权利要求2所述的电路，其特征在于，并且所述其中，表示求导数，Vbe3表示第三NPN型三极管的基极-发射极结电压，T表示绝对温度，q表示电子电荷量，K表示波尔兹曼常数，R2表示第二电阻的电阻值，R4表示第四电阻的电阻值。

4.根据权利要求1至3任一项所述的电路，其特征在于，所述第一电阻与第二电阻的电阻值相等。

5.一种带隙基准电压源电路，其特征在于，包括第一至第三PMOS管，第一电阻，第二电阻，第四电阻，以及第一至第三NPN型三极管；

其中：

第一至第三PMOS管的源极及衬底接入电源电压；

第一至第三PMOS管的栅极，与第三PMOS管的漏极及第三NPN型三极管的集电极相连；

第一电阻的上端连接第一PMOS管的漏极，第二电阻的上端连接第二PMOS管的漏极；

第一NPN型三极管和第二NPN型三极管的基极，连接于第一NPN型三极管的集电极及第一电阻的下端；

第三NPN型三极管的基极及第二NPN型三极管的集电极，一同连接于第二电阻的下端；

第一NPN型三极管的发射极连接于第四电阻的上端；

第二NPN型三极管的发射极，第三NPN型三极管的发射极，以及电阻R4的下端分别接地；

第二电阻的上端作为基准电压输出端。

6.根据权利要求5所述的电路，其特征在于：

所述第一至第三PMOS管的器件参数相同；

第三NPN型三极管、第一NPN型三极管、第二NPN型三极管的发射极面积比为1∶n∶1，所述n为整数。

7.根据权利要求6所述的电路，其特征在于，所述其中，表示求导数，Vbe3表示第三NPN型三极管的基极-发射极结电压，T表示绝对温度，q表示电子电荷量，K表示波尔兹曼常数，R2表示第二电阻的电阻值，R4表示第四电阻的电阻值。

8.根据权利要求5至7任一项所述的电路，其特征在于，所述第一电阻与第二电阻的电阻值相等。