[发明专利]带有半空洞结构的两层半导体器件的制备方法

说明书

技术领域

本发明涉及一种半导体器件的制备方法，尤其涉及一种带有半空洞隔离结构的上、下两层半导体器件的制备方法。

背景技术

SOI（Silicon On Insulator）因其独特的结构以及一系列优良性能，可以实现集成电路制造中元器件的绝缘隔离，消除体硅CMOS中的寄生闩锁效应；同时，CMOS/SOI电路还具有寄生电容小、集成度高、速度快、功耗低、工作温度高（300℃）、抗辐照等一系列优点。因此，SOI材料将是更细线条（0.1μm）集成电路的主要材料之一，预计当集成度达到1Gb使用Φ300mm硅片时将主要使用上述材料。近年来，SOI材料发展迅速，已愈来愈引起人们的高度重视，并被认为是二十一世纪最重要的硅集成电路技术。

目前，层转移技术是制备SOI材料的主流技术，在层转移技术中，一个薄的表面硅层从一个硅衬底上剥离后，转移至一个氧化后的硅衬底之上，形成一片SOI 材料。由于是衬底制备，制备工艺中没有温度的限制，因此，在制备SOI衬底硅片中的键合和剥离工序大都采用高温技术，以增大键合强度，同时使剥离更容易。目前，商业化的层转移技术主要包括智能剥离技术（Smart-Cut?）、外延层转移技术（ELTRAN?）和注氧键合技术（Simbond?）。

但当层转移中的支撑片是已经制备有半导体器件的器件片时，由于支撑片中半导体器件和半导体金属合金（如镍硅合金、钴硅合金、钨硅合金、铝硅合金等）的存在，就不能采用常规SOI衬底硅片的高温键合和高温剥离技术，而必须采用低温技术（一般要求400℃以下）。

中国专利CN1610114A公开了一种三维互补金属氧化物半导体器件（CMOS）结构及其制备方法，它采用低温键合和低温剥离技术，可以实现CMOS的多层堆叠，提高器件集成密度，但具有以下缺陷：层与层之间需要加一层金属层，其上下两层器件通过通孔与其连接；这增大了工艺的复杂度。

中国专利CN100440513C公开了一种三维互补金属氧化物半导体（CMOS）器件结构及其制备方法，它采用低温键合和低温剥离技术，可以实现CMOS的多层堆叠，提高器件集成密度，它虽然在两层器件层之间不需要增加一层金属层作为上下器件层的连接层，但其仍需要各层器件层之间制备连接通孔，作为上下两层器件层的连接线，这同样增大了工艺的复杂度。

上述两项专利技术实现的均是CMOS的多层堆叠，多层堆叠必然增大半导体器件间的寄生电容，从而使电路响应速度受到限制。

发明内容

针对上述问题，本发明提供了一种带有半空洞结构的上、下两层半导体器件的制备方法。

本发明的第一方面是提供一种带有半空洞结构的两层半导体器件的制备方法，步骤包括：

步骤1，提供已图形化的下层支撑片（下层器件），下层支撑片中器件的ILD层为无定形碳层（AC层），在下层支撑片的ILD层上沉积有薄层二氧化硅层；提供上层硅，其中，所述上层硅包括富硼、氢层，并且包括位于表面的二氧化硅层；对上层硅的二氧化硅层和下层支撑片的二氧化硅层进行活化处理和亲水处理，以增加处理表面的硅醇键； 

步骤2，将上层硅的二氧化硅层贴合在处理后的下层支撑片表面二氧化硅层上，并通过低温键合将上层硅固定在下层支撑片表面；

步骤3，通过低温剥离技术，将上层硅从富硼、氢层处断裂剥离，富硼、氢层下方的部分与下层支撑片表面键合连为一体；

优选地，当上层硅键合部分厚度较小时，在上层硅与下层支撑片键合的部分上进行硅外延生长；

步骤4，在上层硅中制备上层半导体器件；在得到的上层半导体器件上形成上层ILD层，然后制备上层接触孔和下层接触孔。上层接触孔和下层接触孔可以是一次性或逐次形成；

步骤5，然后在上层器件制备无定形碳灰化通孔，所述无定形碳灰化通孔贯穿上层器件至下层支撑片的ILD层；

步骤6，通过所述无定形碳灰化通孔对下层支撑片中的ILD层进行灰化处理，在下层支撑片的ILD所在位置形成空洞层；

步骤7，向上层器件中的无定形碳灰化通孔中沉积绝缘介质，将无定形碳灰化通孔封堵。

在本发明的一种优选实施方式中，所述无定形碳灰化通孔在上层器件的STI结构上方制备，无定形碳灰化通孔贯穿上层器件的ILD层和STI层直至下层支撑片的ILD层。

在本发明的另一种优选实施方式中，步骤7中所述绝缘介质优选为SiO₂。

在本发明的另一种优选实施方式中，下层支撑片中器件STI结构上方制备一层绝缘介质层，作为空洞层的支撑结构。