[发明专利]3D芯片TSV互连的内建自测试及内建自修复技术

说明书

技术领域

本发明公开了一种3D芯片TSV(硅穿孔)互连的内建自测试及内建自修复技术。具体是指在3D芯片上电复位后(Power-on Reset)，内建自测试电路开始工作，对TSV进行分组测试，并根据测试结果生成相应的TSV配置信息，然后调用内建自修复电路对TSV进行配置，当完成所有TSV的测试及配置后，电路既可进入正常工作。

背景技术

随着器件尺寸的缩小以及电路规模的增大，互连线所带来的延迟及功耗问题越来越严重，事实上，这已成为制约电路性能的最主要瓶颈。3D芯片通过硅穿孔技术实现多层硅片的垂直互连，增大了设计空间，提高了设计的灵活性，同时也能减小芯片面积，提高电路工作速度，降低电路的功耗。近年来，TSV工艺取得了重大进步，国外已经有3D芯片问世，产品包括3D CMOS传感器、3D FPGA、3D RAM等。但是，为了实现3D芯片的商业化生产，还有许多难题需要解决，例如3D芯片的测试、成品率的控制等。

TSV是实现芯片垂直互连的关键技术，在现有的工艺条件下，TSV的制造(fabrication)、对准(alignment)、键合(bonding)过程都有可能引入与TSV相关的故障，因此，TSV的测试就尤为重要。针对TSV的测试，目前比较可行的方案是在键合后测试(post-bond test)阶段，通过TSV互连测试来实施。Erik Jan Marinissen等提出了一种基于边界扫描的解决方案，对每一个TSV连接一个扫描单元，通过边界扫描方式来进行TSV互连测试，但是这种方案的硬件开销较大。Yu-Jen Huang等提出了一种内建自测试的方案，这种方案只考虑了TSV互连的测试，因此不用每一个TSV都连接一个扫描单元，而是将TSV配置为类似于存储器的阵列，通过BIST对TSV阵列进行逐行测试，从而可以将硬件开销大大降低，同时也可以节省测试成本。另外，针对存在故障的TSV，如果不采取措施，将导致整个芯片的失效。而且随着TSV数量的增加(TSV密度的增加以及叠加芯片层数目的增加)，TSV故障对芯片成品率及芯片成本的影响将相应增大。针对TSV故障所导致的芯片良率损失，Ang-Chih Hsieh等提出了冗余(redundancy)技术，通过增加冗余的TSV作为备用的信号通道，对有故障的TSV通道进行替换，从而实现TSV的修复。Hung-Yen Huang等提出了一种针对TSV互连的内建自测试及内建自修复方案，通过将TSV等效为RC模型进行充放电测试，是一种模拟测试技术，但是TSV的RC模型的准确性还有待论证。因此，本发明提出了一种针对TSV互连的内建自测试及内建自修复技术，这种技术能克服当前TSV互连测试技术的缺陷，并且能提高芯片的成品率。

发明内容

本发明的目的是提供一种针对3D芯片TSV互连的内建自测试及内建自修复的方法，以解决当前3D芯片TSV测试的难题，并通过冗余替换策略，提高芯片的成品率。

为了达到上述目的，本发明公开了一种集TSV内建自测试及TSV内建自修复于一体的DFT技术，主要包括两大部分，TSV内建自测试电路(BIST)以及TSV内建自修复电路(BISR)。其中BIST部分包括以下几部分：BIST控制器、测试向量生成及发送单元、地址计数及译码单元、测试响应分析单元；BISR包括以下几部分：BISR控制器、TSV映射单元、TSV冗余分析单元。BIST控制器用于控制BIST电路中其它模块的工作，测试向量生成及发送单元用于生成测试向量并对输出TSV施加测试激励信号，地址计数及译码单元用于选择被测试的TSV行，测试响应分析单元与输入TSV相连以捕获来自另一层的测试信号并生成相应的故障诊断信息；BISR控制器用于控制BISR电路中其它模块的工作，TSV映射单元用于实现信号与TSV通道之间的映射，TSV冗余分析单元根据故障诊断信息生成相应的配置信息以实现对TSV映射单元的正确配置。在每一层需要叠加的芯片上，都需要有上述相应的电路。