[发明专利]NMOS晶体管及MOS晶体管的形成方法

说明书

技术领域

本发明涉及半导体制作领域，特别涉及一种NMOS晶体管及MOS晶体管的形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件为了达到更高的运算速度、更大的数据存储量、以及更多的功能，半导体器件朝向更高的元件密度、更高的集成度方向发展，因此，互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)晶体管的栅极变得越来越细且长度变得比以往更短。为了获得较好的电学性能，通常需要通过控制载流子迁移率来提高半导体器件性能。该技术的一个关键要素是控制晶体管沟道中的应力。比如适当控制应力，提高了载流子(n-沟道晶体管中的电子，p-沟道晶体管中的空穴)迁移率，就能提高驱动电流。因而应力可以极大地提高晶体管的性能。

而现有技术中常用的引入应力的方法主要是在沟道长度方向引入应力，如双应力衬垫(DSL，Dual Stress Liner)技术、应力记忆技术(SMT，Stress Memorization Technology)等。

图1～图2为现有采用应力记忆技术形成晶体管的剖面结构示意图。

参考图1，提供半导体衬底100，所述半导体衬底100上形成有晶体管10的栅极101，栅极101两侧的半导体衬底100内形成有晶体管10的源/漏区(图中未示出)，所述栅极101两侧还具有侧墙(图中未示出)。

参考图2，在所述半导体衬底100表面形成应力层102，所述应力层覆盖栅极101的表面和侧壁。

当所述晶体管10为NMOS晶体管时，所述应力层102为拉应力的氮化硅；当所述晶体管10为PMOS晶体管时，所述应力层102为压应力的氮化硅。

在形成应力层102后，对所述半导体衬底100进行退火，使应力层102中的应力转移到晶体管10的沟道区。

更多关于应力技术的应用请参考专利号为US7569443的美国专利。

现有的晶体管的形成方法中应力层102施加在沟道区的应力有限。

发明内容

本发明解决的问题是提供了一种NMOS晶体管及MOS晶体管的形成方法，提高了拉应力的氮化硅层施加在NMOS晶体管沟道区的应力。

为解决上述问题，本发明实施例提供了一种NMOS晶体管的形成方法，包括步骤：

提供半导体衬底，所述半导体衬底上形成有NMOS晶体管；

在所述半导体衬底上形成拉应力的氮化硅层，所述拉应力的氮化硅层覆盖所述NMOS晶体管的栅极侧壁和顶部表面；

在拉应力的氮化硅层上形成保护层，所述保护层露出NMOS晶体管栅极的顶部表面的拉应力的氮化硅层；

对所述NMOS晶体管的栅极的顶部表面的拉应力的氮化硅层进行等离子体处理，提高NMOS晶体管的栅极的顶部表面的拉应力的氮化硅层的杨氏模量；

去除保护层。

可选的，所述等离子处理采用的气体为Ar和H2。

可选的，所述Ar的流量为2000～5000sccm，H2的流量为2000～6000sccm。

可选的，所述等离子体处理的高频功率为50～200watt，低频功率为10～100watt，反应压力为1～20torr。

可选的，去除保护层和第二区域的拉应力的氮化硅层步骤之后，还包括：对所述半导体衬底进行退火。

可选的，所述退火包括第一退火和第二退火，先进行第一退火，后进行第二退火。

可选的，所述第一退火为尖峰退火，退火温度为800～1200摄氏度，退火时间为0.5～5秒。

可选的，所述第二退火为激光退火，退火温度为1000～1400摄氏度，退火时间为0.1～2毫秒。

可选的，退火后，所述拉应力的氮化硅的应力为500～1700Mpa。

可选的，等离子体处理前，所述拉应力的氮化硅的应力为0～1200Mpa。

可选的，所述拉应力的氮化硅层的厚度为150～160埃。

可选的，所述保护层的材料为二氧化硅。

可选的，所述保护层的形成方法为：形成覆盖所述拉应力的氮化硅层的保护材料层；化学机械研磨或回刻蚀所述保护材料层，露出NMOS晶体管和PMOS晶体管的栅极的顶部表面的拉应力的氮化硅层，形成保护层。

可选的，在所述半导体衬底上形成拉应力的氮化硅层步骤之前，还包括：形成覆盖所述NMOS晶体管和PMOS晶体管和半导体衬底表面的缓冲层。

可选的，所述缓冲层的材料为二氧化硅或氮氧化硅。