[发明专利]可重新配置的逻辑器件

说明书

相关申请的交叉引用

本申请要求于2011年6月27日提交的韩国专利申请No.10-2011-0062481的优先权，通过引用的方式将其内容全面合并于此。

技术领域

本公开涉及可重新配置的逻辑器件和包括该器件的半导体封装，更具体地，涉及可以通过使用非易失性存储器件实时重新配置的逻辑器件。

背景技术

最近，例如可以由用户容易和任意地设计的可编程逻辑器件(PLD)的可重新配置逻辑器件的使用已经变得很普遍。用户可以通过控制逻辑器件中包括的互连线之间的布线(routing)来重新配置逻辑器件以执行期望的操作。

发明内容

提供一种具有简单结构并且可以以高速操作的可重新配置的逻辑器件。

另外的方面将在接下来的描述中部分地阐明，并且部分地从描述中变得清楚，或可以通过所给出的实施例的实践被习得。

根据本发明的一方面，一种用于生成与输入信号相关的输出信号以执行操作的逻辑器件包括多个非易失性存储单元，它们用于存储与输入信号相关的全部可能输出结果；其中，通过基于输入信号选择和访问所述多个非易失性存储单元中的一个来生成所述输出信号。

可以通过基于输入信号选择所述多个非易失性存储单元中的一个并且将用于执行操作的信息存储在所选择的非易失性存储单元中来重新配置所述逻辑器件。

所述逻辑器件还可以包括解码器，其用于基于输入信号生成字线信号和位线信号，以及其中可以基于该字线信号和位线信号访问所述多个非易失性存储单元。

所述逻辑器件还可以包括连接到所述多个非易失性存储单元的源端的至少一条公共源线。

所述多个非易失性存储单元中的每一个可以包括电阻式存储器件；以及晶体管，该晶体管包括接收字线信号的栅极、接收位线信号的漏极和连接到该电阻式存储器件的源极。

所述电阻式存储器件可以连接在晶体管的源极和相应的源端之间。

所述逻辑器件还可以包括多条字线，用于向晶体管的栅极传送字线信号，所述多条字线沿第一方向延伸；以及多条位线，用于向晶体管的漏极传送位线信号，所述多条位线沿与第一方向基本垂直的第二方向延伸。

所述非易失性存储单元可以在第一方向和第二方向上排列成阵列。

所述逻辑器件还可以包括连接在所述多个非易失性存储单元和解码器之间的多条分离的源线。所述多条分离的源线中的每一条可以连接到所述多个非易失性存储单元之中沿第二方向排列的非易失性存储单元的源端。

所述解码器可以基于输入信号生成源线信号，以及所述源线信号可以经由所述多条分离的源线被传送到源端。

根据本发明的另一方面，一种用于生成与输入信号相关的输出信号以执行操作的逻辑器件包括多个非易失性存储单元，用于存储与输入信号相关的全部可能输出结果；多条字线，用于向所述多个非易失性存储单元传送字线信号；以及多条位线，用于向所述多个非易失性存储单元传送位线信号，其中，所述逻辑器件通过基于字线信号和位线信号选择和访问所述多个非易失性存储单元中的一个来生成所述输出信号。

所述非易失性存储单元可以排列成阵列。

所述逻辑器件还可以包括连接到所述多个非易失性存储单元的源端的公共源线。

所述逻辑器件还可以包括用于基于输入信号生成字线信号和位线信号的解码器。

所述逻辑器件还可以包括连接在所述多个非易失性存储单元和解码器之间的多条分离的源线。所述多条分离的源线可以分别连接到所述多个非易失性存储单元之中布置在所述多条位线延伸的方向上的非易失性存储单元的源端。

附图说明

从下面结合附图对实施例的描述中，本发明的这些和/或其他方面将会变得清楚和更加容易理解，其中：

图1是包括一般逻辑器件和外部存储器件的电子电路模块的示意性框图；

图2是包括根据本发明实施例的逻辑器件的电子电路模块的示意性框图；

图3是根据本发明实施例的、包括在逻辑器件中的功能块的示意性框图；

图4是根据本发明另一实施例的、包括在逻辑器件中的功能块的示意性框图；

图5是根据本发明实施例的、当图3的逻辑器件执行读取操作时使用的信号的时序图；

图6是图5的时序图的部分A的放大视图；以及

图7是根据本发明另一实施例的、包括在逻辑器件中的功能块的示意性框图。

具体实施方式