[发明专利]时钟控制电路及时钟控制方法

说明书

技术领域

本发明属于电子技术领域，尤其涉及一种时钟控制电路及时钟控制方法。

背景技术

在电路分析时，通常必须同时利用时钟的上升沿和下降沿，因此，时钟的占空比(Duty Cycle)为50％是比较理想的情况。当时钟的占空比严重偏离了50％的理想情况，而且该偏离程度完全为不可精确预测时，此时基于此时钟的所有时序分析将严重错误。

譬如，基于异或门结构的简单倍频器电路中，输出时钟的任意连续两个周期的大小完全就取决于倍频前的输入时钟的占空比，假设输入时钟的占空比为40％，那么倍频器的输出时钟的周期就会有“快-慢-快-慢”的特性。如果以此倍频器输出时钟为参考时钟的电路中，电路的时钟抖动余量设计不足的话，就会出现逻辑混乱的结果。如果该倍频器被应用作为锁相环(Phase-locked loop)的参考源，那么锁相环的频谱上面就会出现严重的参考杂散，同时锁相环的相位噪声会恶化的很厉害。

本来以该倍频器为参考源的目的就是为了优化锁相环的相位噪声性能，显然，当输入倍频器的时钟的占空比严重偏离50％后，将导致时钟抖动特性恶化，锁相环的相位噪声性能以及杂散性能也因此而严重恶化，因此，不能实现优化锁相环的相位噪声功能的目的。

发明内容

有鉴于此，本发明的一个目的是提供一种时钟控制电路及时钟控制方法，用于解决现有技术中时钟占空比偏离所导致的时钟抖动特性恶化，以及基于时钟的时序分析错误的问题。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。

本发明实施例提供一种时钟控制电路，包括：

选相器，用于从基于原始时钟信号的两路相位相反的时钟信号中，选取占空比较大一路的作为输入时钟信号；

调宽器，用于根据配置的时钟调整量，对所述输入时钟信号进行占空比调整，得到输出时钟信号；

检测器，用于检测所述输出时钟信号的直流分量是否不小于设定的参考电平，并根据检测结果向控制器发送是否调整时钟调整量的判决信号；

所述控制器，用于根据所述判决信号确定需要对所述调宽器配置的时钟调整量进行调整时，按设定的调整规则调整所述调宽器配置的时钟调整量。

在一些可选的实施例中，所述选相器包括：

时钟产生电路，用于基于原始时钟信号产生两路相位相反的时钟信号；

第一阻容滤波通路和第二阻容滤波通路，分别用于对两路相位相反的时钟信号进行滤波处理，分别得到两路时钟信号的直流分量；

第一比较器，用于对所述两路时钟信号的直流分量进行比较；

双路选通器，用于根据第一比较器的比较结果选择两路时钟信号中占空比较大的一路作为输入时钟信号输出。

在一些可选的实施例中，所述时钟产生电路包括：

第一缓冲器，用于驱动输入的原始时钟信号，得到一路时钟信号，输出给双路选通器和第一阻容滤波通路；

第一反相器，用于对第一缓冲器输出的一路时钟信号进行反相，得到反相的另一路时钟信号，输出给所述双路选通器和第二阻容滤波通路。

在一些可选的实施例中，所述调宽器包括：设定数量的串联电阻和若干级联的电阻开关，与所述设定数量的串联电阻并联的第二反相器和MOS管；

所述电阻开关用于控制串联接入的串联电阻的数量，实现调整所述时钟调整量；其中，所述电阻开关闭合时，将与自身并联的至少一个串联电阻短路，所述电阻开关断开时，与自身并联的至少一个串联电阻串联接入；

串联接入的所述串联电阻，与第二反相器和MOS管配合，实现对通过的输入时钟信号进行调整，得到输出时钟信号。

在一些可选的实施例中，所述调宽器，还包括：

第二缓冲器，用于驱动输入的所述输入时钟信号；

第三缓冲器，用于驱动得到的输出时钟信号。

在一些可选的实施例中，所述检测器包括：第三阻容滤波通路、分压网络和第二比较器；

所述第三阻容滤波通路，用于对所述输出时钟信号进行滤波处理，得到输出时钟信号的直流分量，提供给第二比较器；

所述分压网络，用于产生所述参考电平，提供给所述第二比较器；

所述第二比较器，比较所述输出时钟信号的直流分量和所述参考电平，根据比较结果产生所述判决信号给控制器。

在一些可选的实施例中，所述检测器，还包括：